JPH04313255A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH04313255A JPH04313255A JP10461791A JP10461791A JPH04313255A JP H04313255 A JPH04313255 A JP H04313255A JP 10461791 A JP10461791 A JP 10461791A JP 10461791 A JP10461791 A JP 10461791A JP H04313255 A JPH04313255 A JP H04313255A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection hole
- selective
- conductive material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用される配線形成方法に関し、特に接続孔を
介して下層配線層上にプラグ部となる導体材料層を選択
成長させる際の安定性の向上、導体材料層の密着性の向
上、コンタクト抵抗の低減等を可能とする方法に関する
。
において適用される配線形成方法に関し、特に接続孔を
介して下層配線層上にプラグ部となる導体材料層を選択
成長させる際の安定性の向上、導体材料層の密着性の向
上、コンタクト抵抗の低減等を可能とする方法に関する
。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、デバイス・チップ上では配線部分の占める割合
が増大する傾向にあるが、これによるチップ面積の大幅
な増大を防止するために多層配線が今や必須の技術とな
っている。配線形成方法としては、従来からアルミニウ
ム(Al)系の金属材料層をスパッタリング法により形
成することが広く行われてきた。しかし、上述のように
配線の多層化が進行し、その結果として基体の表面段差
や接続孔のアスペクト比が増大している状況下では、ス
パッタリング法におけるステップ・カバレッジ(段差被
覆性)の不足により上層配線と半導体基板との間の接続
不良や配線間における接続不良がすでに重大な問題とな
っている。
ように半導体装置の高集積化および高性能化が進展する
に伴い、デバイス・チップ上では配線部分の占める割合
が増大する傾向にあるが、これによるチップ面積の大幅
な増大を防止するために多層配線が今や必須の技術とな
っている。配線形成方法としては、従来からアルミニウ
ム(Al)系の金属材料層をスパッタリング法により形
成することが広く行われてきた。しかし、上述のように
配線の多層化が進行し、その結果として基体の表面段差
や接続孔のアスペクト比が増大している状況下では、ス
パッタリング法におけるステップ・カバレッジ(段差被
覆性)の不足により上層配線と半導体基板との間の接続
不良や配線間における接続不良がすでに重大な問題とな
っている。
【0003】そこで近年、タングステン(W)等に代表
される高融点金属もしくはそのシリサイド等をCVD法
により接続孔内に埋め込む、いわゆるプラグ形成技術が
提案されている。特に、上記CVD法の中でも、接続孔
の底部に露出する下地層や添加ガスの還元性を利用して
該接続孔の内部にのみ選択的に高融点金属層もしくはそ
のシリサイド層等を成長させる選択CVD法は、実用化
が大いに期待される技術である。上記高融点金属として
はタングステン(W)が良く研究されており、シリコン
基板やAl系材料層の表面、あるいはH2 やシラン(
SiH4 )等の添加ガスによりWF6 を還元してW
を堆積させるプロセスがその代表例である。
される高融点金属もしくはそのシリサイド等をCVD法
により接続孔内に埋め込む、いわゆるプラグ形成技術が
提案されている。特に、上記CVD法の中でも、接続孔
の底部に露出する下地層や添加ガスの還元性を利用して
該接続孔の内部にのみ選択的に高融点金属層もしくはそ
のシリサイド層等を成長させる選択CVD法は、実用化
が大いに期待される技術である。上記高融点金属として
はタングステン(W)が良く研究されており、シリコン
基板やAl系材料層の表面、あるいはH2 やシラン(
SiH4 )等の添加ガスによりWF6 を還元してW
を堆積させるプロセスがその代表例である。
【0004】
【発明が解決しようとする課題】ところが、選択CVD
法は未だその機構が十分に解明されてはおらず、堆積条
件、層間絶縁膜の膜質や表面状態、反応副生成物等が複
雑に影響して均一性の劣化や選択性の破綻等をきたし易
い。たとえば、接続孔の内部にスパッタされた下地のA
l系材料層が再付着しているような場合には、均一成長
が阻害される。この現象を図8(a)および(b)を参
照しながら説明する。図8(a)は、段差を有するAl
系下層配線21上に酸化シリコン(SiO2 )からな
る層間絶縁膜22がほぼ平坦に形成され、該層間絶縁膜
22に互いに深さの異なる第1の接続孔23と第2の接
続孔24が開口された状態を示している。これら接続孔
23,24は、層間絶縁膜22についてRIE(反応性
イオン・エッチング)を行うことにより形成されるが、
かかるSiO2 の異方性エッチングはイオン性の強い
機構により進行する。したがって、層間絶縁膜21のエ
ッチングがほぼ終了すると露出した該Al系下層配線2
1に高エネルギーのイオンが入射し、スパッタアウトさ
れたAl系材料が接続孔23,24の側壁部に付着して
膜状の再付着物25や粒子状の再付着物26を形成する
。特に、浅い第2の接続孔24内では深い第1の接続孔
23内よりも早い時期にAl系下層配線21が露出する
ので、再付着物の生成量も多くなり、これがいわゆるア
ルミ・クラウン(alminium crown)を
形成する原因となっている。
法は未だその機構が十分に解明されてはおらず、堆積条
件、層間絶縁膜の膜質や表面状態、反応副生成物等が複
雑に影響して均一性の劣化や選択性の破綻等をきたし易
い。たとえば、接続孔の内部にスパッタされた下地のA
l系材料層が再付着しているような場合には、均一成長
が阻害される。この現象を図8(a)および(b)を参
照しながら説明する。図8(a)は、段差を有するAl
系下層配線21上に酸化シリコン(SiO2 )からな
る層間絶縁膜22がほぼ平坦に形成され、該層間絶縁膜
22に互いに深さの異なる第1の接続孔23と第2の接
続孔24が開口された状態を示している。これら接続孔
23,24は、層間絶縁膜22についてRIE(反応性
イオン・エッチング)を行うことにより形成されるが、
かかるSiO2 の異方性エッチングはイオン性の強い
機構により進行する。したがって、層間絶縁膜21のエ
ッチングがほぼ終了すると露出した該Al系下層配線2
1に高エネルギーのイオンが入射し、スパッタアウトさ
れたAl系材料が接続孔23,24の側壁部に付着して
膜状の再付着物25や粒子状の再付着物26を形成する
。特に、浅い第2の接続孔24内では深い第1の接続孔
23内よりも早い時期にAl系下層配線21が露出する
ので、再付着物の生成量も多くなり、これがいわゆるア
ルミ・クラウン(alminium crown)を
形成する原因となっている。
【0005】このような再付着物25,26が存在する
状態のまま選択CVD法により接続孔23,24内にW
を成長させようとすると、該再付着物25,26が成長
の核として寄与するために、図8(b)に示されるよう
にW層27が不均一に成長し、その後の平坦化に大きな
支障をもたらす。また、W層27の層間絶縁膜22に対
する密着性が低下することも問題となる。また、上述の
ような再付着物25,26がたとえ形成されていなくて
も、深さの異なる接続孔23,24を選択CVD法によ
りいずれも平坦に埋め込むことはまず不可能である。た
とえば図9に示されるように、深い第1の接続孔23が
ほぼ平坦に埋め込まれる条件では、浅い第2の接続孔2
4においてネイルヘッドと通称される過剰成長部27a
を生じてしまう。
状態のまま選択CVD法により接続孔23,24内にW
を成長させようとすると、該再付着物25,26が成長
の核として寄与するために、図8(b)に示されるよう
にW層27が不均一に成長し、その後の平坦化に大きな
支障をもたらす。また、W層27の層間絶縁膜22に対
する密着性が低下することも問題となる。また、上述の
ような再付着物25,26がたとえ形成されていなくて
も、深さの異なる接続孔23,24を選択CVD法によ
りいずれも平坦に埋め込むことはまず不可能である。た
とえば図9に示されるように、深い第1の接続孔23が
ほぼ平坦に埋め込まれる条件では、浅い第2の接続孔2
4においてネイルヘッドと通称される過剰成長部27a
を生じてしまう。
【0006】また、CVD反応系における副生成物の影
響も問題となる。たとえば、上述の例では接続孔23,
24の底部に露出するAl系下層配線21の表面により
WF6 を還元するので、フッ化アルミニウム(AlF
3 )が副生する。しかし、このAlF3 は融点です
ら1291℃と高いことからも明らかなように、CVD
反応系における蒸気圧が極めて低いため揮発除去が困難
である上、絶縁性物質である。したがって、AlF3
がAl系下層配線21とW層27との界面に残留してい
ると、コンタクト抵抗を増大させる原因となる。そこで
本発明は、接続孔を介して下層配線材料層上に導体材料
層を選択成長させる際の安定性の向上、導体材料層の密
着性の向上、コンタクト抵抗の低減等を可能とする配線
形成方法を提供することを目的とする。
響も問題となる。たとえば、上述の例では接続孔23,
24の底部に露出するAl系下層配線21の表面により
WF6 を還元するので、フッ化アルミニウム(AlF
3 )が副生する。しかし、このAlF3 は融点です
ら1291℃と高いことからも明らかなように、CVD
反応系における蒸気圧が極めて低いため揮発除去が困難
である上、絶縁性物質である。したがって、AlF3
がAl系下層配線21とW層27との界面に残留してい
ると、コンタクト抵抗を増大させる原因となる。そこで
本発明は、接続孔を介して下層配線材料層上に導体材料
層を選択成長させる際の安定性の向上、導体材料層の密
着性の向上、コンタクト抵抗の低減等を可能とする配線
形成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の配線形成方法は
上述の目的を達成するために提案されるものであり、下
層配線層上の絶縁膜に開口された接続孔を導体材料層に
より充填する方法であって、前記接続孔を介して前記下
層配線層の層厚方向の一部を等方的にエッチングするこ
とにより前記接続孔の周縁よりも開口端が大とされた凹
部を形成する工程と、少なくとも前記凹部に第1の導体
材料層を選択的に成長させる工程と、前記接続孔を第2
の導体材料層により充填する工程とを有することを特徴
とするものである。
上述の目的を達成するために提案されるものであり、下
層配線層上の絶縁膜に開口された接続孔を導体材料層に
より充填する方法であって、前記接続孔を介して前記下
層配線層の層厚方向の一部を等方的にエッチングするこ
とにより前記接続孔の周縁よりも開口端が大とされた凹
部を形成する工程と、少なくとも前記凹部に第1の導体
材料層を選択的に成長させる工程と、前記接続孔を第2
の導体材料層により充填する工程とを有することを特徴
とするものである。
【0008】
【作用】本発明は、導体材料層の形成に先立って、下層
配線層の層厚方向の一部を等方的にエッチングすること
を最大のポイントとしている。この等方的なエッチング
は、接続孔内部のクリーニングと、形状効果による密着
性の向上を目的として行われるものである。すなわち、
下層配線層を等方的にエッチングする条件では、同じ材
料からなる再付着物も同時に除去されるので、後工程に
おいて少なくとも第1の導体材料層の選択成長を行う際
に、不均一な核形成が起こる虞れがなくなる。また、本
発明において等方性エッチングにより形成される凹部は
、絶縁膜の直下にいわゆるアンダカット形状を有してい
る。この凹部が第1の導体材料層の選択成長により充填
され、さらにその上の接続孔が第2の導体材料層により
充填されると、これら両層は構造的に一体化されたプラ
グ部を構成する。つまり、このプラグ部は、接続孔を介
して下層配線層へ楔のように打ち込まれている恰好とな
る。
配線層の層厚方向の一部を等方的にエッチングすること
を最大のポイントとしている。この等方的なエッチング
は、接続孔内部のクリーニングと、形状効果による密着
性の向上を目的として行われるものである。すなわち、
下層配線層を等方的にエッチングする条件では、同じ材
料からなる再付着物も同時に除去されるので、後工程に
おいて少なくとも第1の導体材料層の選択成長を行う際
に、不均一な核形成が起こる虞れがなくなる。また、本
発明において等方性エッチングにより形成される凹部は
、絶縁膜の直下にいわゆるアンダカット形状を有してい
る。この凹部が第1の導体材料層の選択成長により充填
され、さらにその上の接続孔が第2の導体材料層により
充填されると、これら両層は構造的に一体化されたプラ
グ部を構成する。つまり、このプラグ部は、接続孔を介
して下層配線層へ楔のように打ち込まれている恰好とな
る。
【0009】ここで、上記第1の導体材料層はアンダカ
ット形状を有する凹部にも均一に埋め込まれることが前
提となるが、かかる埋め込みが可能となることは、本発
明者が先に第51回応用物理学会学術講演会(1990
年秋季)講演予稿集第2分冊668ページ,演題番号2
8a−SZD−15に発表している。この研究は、選択
CVD法において接続孔の上部にSiNからなる庇を形
成した場合にも、庇が無い場合とほぼ同じ成膜速度にて
接続孔がW層により平坦に埋め込まれることを示したも
のである。上記庇は、選択CVD法においてはWF6
が基板表面へ到達し還元反応が起こるまでの間が律速過
程となっている点に着目し、WF6 の拡散を抑制する
ために意図的に形成したものである。今回の発明では、
絶縁膜の下端が上記の庇と同様の役割を果たし、凹部が
速やかにかつ均一に埋め込まれるわけである。
ット形状を有する凹部にも均一に埋め込まれることが前
提となるが、かかる埋め込みが可能となることは、本発
明者が先に第51回応用物理学会学術講演会(1990
年秋季)講演予稿集第2分冊668ページ,演題番号2
8a−SZD−15に発表している。この研究は、選択
CVD法において接続孔の上部にSiNからなる庇を形
成した場合にも、庇が無い場合とほぼ同じ成膜速度にて
接続孔がW層により平坦に埋め込まれることを示したも
のである。上記庇は、選択CVD法においてはWF6
が基板表面へ到達し還元反応が起こるまでの間が律速過
程となっている点に着目し、WF6 の拡散を抑制する
ために意図的に形成したものである。今回の発明では、
絶縁膜の下端が上記の庇と同様の役割を果たし、凹部が
速やかにかつ均一に埋め込まれるわけである。
【0010】一方、上記第2の導体材料層はブランケッ
トCVD法やスパッタリング法等により基体の全面に形
成されても、あるいは選択CVD法等により接続孔内部
にのみ選択的に形成されても構わない。いずれにしても
、前述の等方性エッチングにより接続孔内部の再付着物
が除去されているので、均一な成膜を行うことができる
。
トCVD法やスパッタリング法等により基体の全面に形
成されても、あるいは選択CVD法等により接続孔内部
にのみ選択的に形成されても構わない。いずれにしても
、前述の等方性エッチングにより接続孔内部の再付着物
が除去されているので、均一な成膜を行うことができる
。
【0011】ここで、特にブランケットCVD法を適用
しようとする場合、この方法により形成されるW層は絶
縁膜との密着性に劣ることが従来から問題となっており
、両者の間にTiN等からなる密着層を介在させて剥離
を防止することが不可欠であるとされてきた。しかしこ
の場合には、エッチバック工程でオーバーエッチングを
行うと、ローディング効果により接続孔内部の密着層が
集中的にエッチングされ、接続孔の埋め込み特性を劣化
させるという問題があった。本発明によれば、上述のよ
うな形状効果により導体材料層が下層配線層に固定され
た状態となるため、絶縁膜と導体材料層(特に第2の導
体材料層)との間に密着層を介在させなくても、導体材
料層の剥離が防止できる。したがって、エッチバック工
程において埋め込み特性が劣化することもない。また、
ブランケットCVD法を適用した場合には、深さの異な
る接続孔が存在する場合にもエッチバックにより平坦化
することができるので、選択CVD法を適用した場合の
ようにネイルヘッドが残る心配がない。
しようとする場合、この方法により形成されるW層は絶
縁膜との密着性に劣ることが従来から問題となっており
、両者の間にTiN等からなる密着層を介在させて剥離
を防止することが不可欠であるとされてきた。しかしこ
の場合には、エッチバック工程でオーバーエッチングを
行うと、ローディング効果により接続孔内部の密着層が
集中的にエッチングされ、接続孔の埋め込み特性を劣化
させるという問題があった。本発明によれば、上述のよ
うな形状効果により導体材料層が下層配線層に固定され
た状態となるため、絶縁膜と導体材料層(特に第2の導
体材料層)との間に密着層を介在させなくても、導体材
料層の剥離が防止できる。したがって、エッチバック工
程において埋め込み特性が劣化することもない。また、
ブランケットCVD法を適用した場合には、深さの異な
る接続孔が存在する場合にもエッチバックにより平坦化
することができるので、選択CVD法を適用した場合の
ようにネイルヘッドが残る心配がない。
【0012】もちろん、第2の導体材料層は選択CVD
法により形成されても構わない。この場合には、配線材
料の種類が同一であれば、第1の導体材料層の形成工程
と連続工程として行うことができる。選択CVD法は、
従来から成膜時間が長くなるにつれてプロセスの不安定
化要因が増大することが指摘されているが、本発明によ
ればその要因のひとつである接続孔内部の再付着物が予
め除去されるので、従来よりも遙かに制御性に優れた成
膜を行うことができる。
法により形成されても構わない。この場合には、配線材
料の種類が同一であれば、第1の導体材料層の形成工程
と連続工程として行うことができる。選択CVD法は、
従来から成膜時間が長くなるにつれてプロセスの不安定
化要因が増大することが指摘されているが、本発明によ
ればその要因のひとつである接続孔内部の再付着物が予
め除去されるので、従来よりも遙かに制御性に優れた成
膜を行うことができる。
【0013】
【実施例】以下、本発明の具体的な実施例について説明
する。 実施例1 本実施例は、下層配線層がAl−1%Si層、プラグ部
を構成する第1の導体材料層と第2の導体材料層とが共
にWからなり、上記第1の導体材料層をSiH4 還元
を利用する選択CVD法、上記第2の導体材料層をブラ
ンケットCVD法により形成した例である。このプロセ
スを、図1ないし図5を参照しながら説明する。
する。 実施例1 本実施例は、下層配線層がAl−1%Si層、プラグ部
を構成する第1の導体材料層と第2の導体材料層とが共
にWからなり、上記第1の導体材料層をSiH4 還元
を利用する選択CVD法、上記第2の導体材料層をブラ
ンケットCVD法により形成した例である。このプロセ
スを、図1ないし図5を参照しながら説明する。
【0014】図1は、段差を有するAl−1%Si層1
上に酸化シリコン(SiO2 )からなる層間絶縁膜2
がほぼ平坦に形成され、該層間絶縁膜2に互いに深さの
異なる第1の接続孔3と第2の接続孔4が開口されてな
るウェハの状態を示している。これら接続孔3,4のう
ち相対的に浅い第2の接続孔4の側壁部には、層間絶縁
膜2のパターニング時に入射イオンによりスパッタされ
たAl−1%Si層lが再付着し、膜状の再付着物5や
粒子状の再付着物6が形成されている。
上に酸化シリコン(SiO2 )からなる層間絶縁膜2
がほぼ平坦に形成され、該層間絶縁膜2に互いに深さの
異なる第1の接続孔3と第2の接続孔4が開口されてな
るウェハの状態を示している。これら接続孔3,4のう
ち相対的に浅い第2の接続孔4の側壁部には、層間絶縁
膜2のパターニング時に入射イオンによりスパッタされ
たAl−1%Si層lが再付着し、膜状の再付着物5や
粒子状の再付着物6が形成されている。
【0015】上記のウェハを平行平板型プラズマ・エッ
チング装置にセットし、一例としてCl2 流量30S
CCM,ガス圧80Pa(0.6Torr),RFパワ
ー密度0.2W/cm2 (13.56MHz)の条件
で上記Al−1%Si層1の表層部を等方的にエッチン
グした。この結果、図2に示されるように、第1の接続
孔3および第2の接続孔4の底部においては、その周縁
よりも開口端が大とされた凹部3a,4aがそれぞれ形
成された。これと同時に、第2の接続孔4の側壁部から
は再付着物5,6が除去された。
チング装置にセットし、一例としてCl2 流量30S
CCM,ガス圧80Pa(0.6Torr),RFパワ
ー密度0.2W/cm2 (13.56MHz)の条件
で上記Al−1%Si層1の表層部を等方的にエッチン
グした。この結果、図2に示されるように、第1の接続
孔3および第2の接続孔4の底部においては、その周縁
よりも開口端が大とされた凹部3a,4aがそれぞれ形
成された。これと同時に、第2の接続孔4の側壁部から
は再付着物5,6が除去された。
【0016】次に、上記のウェハをCVD装置に移設し
、一例としてWF6流量10SCCM,SiH4 流量
7SCCM,H2 流量1000SCCM,ガス圧27
Pa(0.2Torr),基板温度260℃の条件で選
択CVDを行った。この過程では、WF6 の外部への
拡散が層間絶縁膜2の下端部である程度抑制されること
により、WF6 が凹部3a,4a内においてAl−1
%Si層1の表面と均一に接触しながら還元された。こ
の結果、図3に示されるように、凹部3a,4aは選択
W層7で埋め込まれた。このとき、再付着物5,6は予
め第2の接続孔2の側壁部から除去されているため、異
常な核成長が生ずることもなかった。
、一例としてWF6流量10SCCM,SiH4 流量
7SCCM,H2 流量1000SCCM,ガス圧27
Pa(0.2Torr),基板温度260℃の条件で選
択CVDを行った。この過程では、WF6 の外部への
拡散が層間絶縁膜2の下端部である程度抑制されること
により、WF6 が凹部3a,4a内においてAl−1
%Si層1の表面と均一に接触しながら還元された。こ
の結果、図3に示されるように、凹部3a,4aは選択
W層7で埋め込まれた。このとき、再付着物5,6は予
め第2の接続孔2の側壁部から除去されているため、異
常な核成長が生ずることもなかった。
【0017】次に、一例としてWF6 流量60SCC
M,H2 流量360SCCM,ガス圧10640Pa
(80Torr),基板温度475℃の条件でブランケ
ットCVDを行った。これにより、図4に示されるよう
に、ウェハの全面を被覆してほぼ平坦にブランケットW
層8が形成された。このとき、ブランケットW層8は既
に形成された選択W層7の上に成長され、これと構造的
に一体化されているので、特に密着層を設けなくとも層
間絶縁膜2に対する密着性は良好であった。
M,H2 流量360SCCM,ガス圧10640Pa
(80Torr),基板温度475℃の条件でブランケ
ットCVDを行った。これにより、図4に示されるよう
に、ウェハの全面を被覆してほぼ平坦にブランケットW
層8が形成された。このとき、ブランケットW層8は既
に形成された選択W層7の上に成長され、これと構造的
に一体化されているので、特に密着層を設けなくとも層
間絶縁膜2に対する密着性は良好であった。
【0018】次に、上記のウェハを平行平板型プラズマ
・エッチング装置に移設し、一例としてSF6 流量3
0SCCM,Cl2 流量10SCCM,ガス圧2Pa
(15mTorr),RFパワー密度0.25W/cm
2 (13.56MHz)の条件で上記ブランケットW
層8をエッチバックした。この結果、図5に示されるよ
うに、第1の接続孔3および第2の接続孔4の内部が埋
め込みW層8aによりほぼ平坦に埋め込まれ、プラグ部
9が完成された。
・エッチング装置に移設し、一例としてSF6 流量3
0SCCM,Cl2 流量10SCCM,ガス圧2Pa
(15mTorr),RFパワー密度0.25W/cm
2 (13.56MHz)の条件で上記ブランケットW
層8をエッチバックした。この結果、図5に示されるよ
うに、第1の接続孔3および第2の接続孔4の内部が埋
め込みW層8aによりほぼ平坦に埋め込まれ、プラグ部
9が完成された。
【0019】実施例2
本実施例は、プラグ部を構成する第1の導体材料層と第
2の導体材料層とが共にWからなり、上記第1の導体材
料層をH2 還元を利用する選択CVD法、上記第2の
導体材料層をSiH4 還元を利用する選択CVD法に
より形成した例である。このプロセスを、図6(a)な
いし(d)を参照しながら説明する。
2の導体材料層とが共にWからなり、上記第1の導体材
料層をH2 還元を利用する選択CVD法、上記第2の
導体材料層をSiH4 還元を利用する選択CVD法に
より形成した例である。このプロセスを、図6(a)な
いし(d)を参照しながら説明する。
【0020】図6(a)は、下層配線であるAl−1%
Si層11上の層間絶縁膜12に接続孔13が開口され
、該接続孔13の側壁部にAl−1%Si層11に由来
する膜状の再付着物14および粒子状の再付着物15が
形成されてなるウェハの状態を示している。
Si層11上の層間絶縁膜12に接続孔13が開口され
、該接続孔13の側壁部にAl−1%Si層11に由来
する膜状の再付着物14および粒子状の再付着物15が
形成されてなるウェハの状態を示している。
【0021】上記のウェハを有磁場マイクロ波プラズマ
・エッチング装置にセットし、一例としてCl2 流量
30SCCM,ガス圧2.1Pa(16mTorr),
マイクロ波パワー800W,RFバイアス・パワー20
W(2MHz)の条件で上記Al−1%Si層11の表
層部を等方的にエッチングした。この結果、図6(b)
に示されるように、接続孔13の底部においては、層間
絶縁膜12の下へアンダカットが入る形で凹部13aが
形成された。これと同時に、接続孔13の側壁部からは
再付着物14,15が除去された。
・エッチング装置にセットし、一例としてCl2 流量
30SCCM,ガス圧2.1Pa(16mTorr),
マイクロ波パワー800W,RFバイアス・パワー20
W(2MHz)の条件で上記Al−1%Si層11の表
層部を等方的にエッチングした。この結果、図6(b)
に示されるように、接続孔13の底部においては、層間
絶縁膜12の下へアンダカットが入る形で凹部13aが
形成された。これと同時に、接続孔13の側壁部からは
再付着物14,15が除去された。
【0022】次に、上記のウェハをCVD装置に移設し
、一例としてWF6流量5SCCM,H2 流量500
SCCM,ガス圧20Pa(0.15Torr),基板
温度410℃の条件で選択CVDを行った。ここでH2
還元を行うのは、WF6 とAl−1%Si層11と
の反応によるAlF3 の生成を抑制し、コンタクト抵
抗 の増大やWの不均一な成長を防止するためである
。この結果、図6(c)に示されるように、上記凹部1
3aは第1の選択W層16で均一に埋め込まれた。
、一例としてWF6流量5SCCM,H2 流量500
SCCM,ガス圧20Pa(0.15Torr),基板
温度410℃の条件で選択CVDを行った。ここでH2
還元を行うのは、WF6 とAl−1%Si層11と
の反応によるAlF3 の生成を抑制し、コンタクト抵
抗 の増大やWの不均一な成長を防止するためである
。この結果、図6(c)に示されるように、上記凹部1
3aは第1の選択W層16で均一に埋め込まれた。
【0023】次に、一例としてWF6 流量10SCC
M,SiH4 流量7SCCM,H2 流量1000S
CCM,ガス圧27Pa(200mTorr),基板温
度260℃の条件で選択CVDを行った。このようなS
iH4 還元を行うのは、SiH4 によるWF6 の
還元反応が発熱反応であり、吸熱反応であるH2 還元
に比べて成膜速度が著しく大きいからである。この結果
、接続孔13内部は第2の選択W層17により均一に埋
め込まれ、プラグ部18が完成された。
M,SiH4 流量7SCCM,H2 流量1000S
CCM,ガス圧27Pa(200mTorr),基板温
度260℃の条件で選択CVDを行った。このようなS
iH4 還元を行うのは、SiH4 によるWF6 の
還元反応が発熱反応であり、吸熱反応であるH2 還元
に比べて成膜速度が著しく大きいからである。この結果
、接続孔13内部は第2の選択W層17により均一に埋
め込まれ、プラグ部18が完成された。
【0024】実施例3
本実施例は、プラグ部を構成する第1の導体材料層と第
2の導体材料層とが共にWからなり、しかもその形成を
単独工程の選択CVD法により行った例である。このプ
ロセスを、図7(a)ないし(d)を参照しながら説明
する。ただし、図7において、図6と共通の部分につい
ては同一の番号を用いて説明する。
2の導体材料層とが共にWからなり、しかもその形成を
単独工程の選択CVD法により行った例である。このプ
ロセスを、図7(a)ないし(d)を参照しながら説明
する。ただし、図7において、図6と共通の部分につい
ては同一の番号を用いて説明する。
【0025】図7(a)は、下層配線であるAl−1%
Si層11上の層間絶縁膜12に接続孔13が開口され
、該接続孔13の側壁部にAl−1%Si層11に由来
する膜状の再付着物14および粒子状の再付着物15が
形成されてなるウェハの状態を示している。
Si層11上の層間絶縁膜12に接続孔13が開口され
、該接続孔13の側壁部にAl−1%Si層11に由来
する膜状の再付着物14および粒子状の再付着物15が
形成されてなるウェハの状態を示している。
【0026】上記のウェハを平行平板型プラズマ・エッ
チング装置にセットし、一例としてCl2 流量30S
CCM,ガス圧80Pa(0.6Torr),RFパワ
ー密度0.2W/cm2 (13.56MHz)の条件
で上記Al−1%Si層11の表層部を等方的にエッチ
ングした。このエッチングにより、図7(b)に示され
るように、接続孔13の底部に凹部13aが形成される
と共に、再付着物14,15が除去された。しかし、上
記凹部13aの表面には、蒸気圧の低いエッチング反応
生成物であるAlCl3 19が若干残留しており、放
置しておくと後工程におけるWの不均一成長の原因とな
る虞れがある。
チング装置にセットし、一例としてCl2 流量30S
CCM,ガス圧80Pa(0.6Torr),RFパワ
ー密度0.2W/cm2 (13.56MHz)の条件
で上記Al−1%Si層11の表層部を等方的にエッチ
ングした。このエッチングにより、図7(b)に示され
るように、接続孔13の底部に凹部13aが形成される
と共に、再付着物14,15が除去された。しかし、上
記凹部13aの表面には、蒸気圧の低いエッチング反応
生成物であるAlCl3 19が若干残留しており、放
置しておくと後工程におけるWの不均一成長の原因とな
る虞れがある。
【0027】そこで、ウェハをCVD装置に移設してま
ず300〜400℃に加熱し、図7(c)に示されるよ
うにAlCl3 19を揮発除去した。その後、一例と
してWF6 流量10SCCM,SiH4 流量7SC
CM,H2 流量1000SCCM,ガス圧27Pa(
0.2Torr),基板温度260℃の条件で選択CV
Dを行った。本実施例では再付着物14,15およびA
lCl3 19が予め除去されているので、凹部13a
および接続孔13を選択W層20によりほぼ平坦に埋め
込み、プラグ部を形成することができた。
ず300〜400℃に加熱し、図7(c)に示されるよ
うにAlCl3 19を揮発除去した。その後、一例と
してWF6 流量10SCCM,SiH4 流量7SC
CM,H2 流量1000SCCM,ガス圧27Pa(
0.2Torr),基板温度260℃の条件で選択CV
Dを行った。本実施例では再付着物14,15およびA
lCl3 19が予め除去されているので、凹部13a
および接続孔13を選択W層20によりほぼ平坦に埋め
込み、プラグ部を形成することができた。
【0028】以上、本発明を3つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば第1の導体材料層と第2の導体
材料層とが互いに異なる種類の金属等で形成されていて
も良い。また、上述の各実施例で行われたプロセスは適
宜組み合わせても良く、たとえば下層配線層を等方的に
エッチングした後にウェハを加熱して蒸気圧の低い反応
生成物を揮発除去し、H2 還元を利用した選択CVD
法により凹部を第1の導体材料層により充填した後、ブ
ランケットCVD法により接続孔を充填するといったプ
ロセスも可能である。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば第1の導体材料層と第2の導体
材料層とが互いに異なる種類の金属等で形成されていて
も良い。また、上述の各実施例で行われたプロセスは適
宜組み合わせても良く、たとえば下層配線層を等方的に
エッチングした後にウェハを加熱して蒸気圧の低い反応
生成物を揮発除去し、H2 還元を利用した選択CVD
法により凹部を第1の導体材料層により充填した後、ブ
ランケットCVD法により接続孔を充填するといったプ
ロセスも可能である。
【0029】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば導体材料層の選択成長に先立って下層配
線層の一部を等方的にエッチングすることにより、接続
孔の側壁部に存在する再付着物を除去し、均一を選択成
長を行わせることが可能となる。しかも、この凹部の形
状効果により、プラグ部となる導体材料層の密着性が向
上し、従来のように密着層を別個に設ける必要がなくな
る。また、接続孔を充填する導体材料層を特にブランケ
ットCVD法により形成した場合には、成膜途中におけ
る選択性の破綻を懸念することなく、深さの異なる接続
孔を良好に埋め込むことができる。また、接続孔の充填
をすべて選択CVD法により行ったとしても、予め異常
な核成長の原因となる反応副生成物や再付着物が除去さ
れているために、従来よりもプロセスの安定性は大幅に
向上する。したがって本発明は、微細なデザイン・ルー
ルにもとづいて設計され、高集積度および高性能を有す
る半導体装置の製造に極めて有用である。
明を適用すれば導体材料層の選択成長に先立って下層配
線層の一部を等方的にエッチングすることにより、接続
孔の側壁部に存在する再付着物を除去し、均一を選択成
長を行わせることが可能となる。しかも、この凹部の形
状効果により、プラグ部となる導体材料層の密着性が向
上し、従来のように密着層を別個に設ける必要がなくな
る。また、接続孔を充填する導体材料層を特にブランケ
ットCVD法により形成した場合には、成膜途中におけ
る選択性の破綻を懸念することなく、深さの異なる接続
孔を良好に埋め込むことができる。また、接続孔の充填
をすべて選択CVD法により行ったとしても、予め異常
な核成長の原因となる反応副生成物や再付着物が除去さ
れているために、従来よりもプロセスの安定性は大幅に
向上する。したがって本発明は、微細なデザイン・ルー
ルにもとづいて設計され、高集積度および高性能を有す
る半導体装置の製造に極めて有用である。
【図1】本発明の配線形成方法の一実施例において、段
差を有するAl−1%Si層上に深さの異なる接続孔が
開口され、再付着物が形成された状態を示す概略断面図
である。
差を有するAl−1%Si層上に深さの異なる接続孔が
開口され、再付着物が形成された状態を示す概略断面図
である。
【図2】図1に示されるウェハにおいてAl−1%Si
層の等方性エッチングにより凹部が形成され、再付着物
が除去された状態を示す概略断面図である。
層の等方性エッチングにより凹部が形成され、再付着物
が除去された状態を示す概略断面図である。
【図3】図2に示される凹部を選択CVD法により選択
W層で充填した状態を示す概略断面図である。
W層で充填した状態を示す概略断面図である。
【図4】図3に示されるウェハの全面にブランケットC
VD法によりブランケットW層を形成した状態を示す概
略断面図である。
VD法によりブランケットW層を形成した状態を示す概
略断面図である。
【図5】図4に示されるウェハについて全面エッチバッ
クを行うことによりコンタクト・ホールの内部にのみブ
ランケットW層を残し、プラグ部を形成した状態を示す
概略断面図である。
クを行うことによりコンタクト・ホールの内部にのみブ
ランケットW層を残し、プラグ部を形成した状態を示す
概略断面図である。
【図6】本発明の配線形成方法の他の実施例をその工程
順にしたがって示す概略断面図であり、(a)はAl−
1%Si層上の層間絶縁膜に接続孔が開口され、再付着
物が形成された状態、(b)は等方性エッチングにより
Al−1%Si層に凹部が形成され再付着物が除去され
た状態、(c)は凹部が第1の選択W層により充填され
た状態、(d)は接続孔が第2の選択W層により充填さ
れた状態をそれぞれ表す。
順にしたがって示す概略断面図であり、(a)はAl−
1%Si層上の層間絶縁膜に接続孔が開口され、再付着
物が形成された状態、(b)は等方性エッチングにより
Al−1%Si層に凹部が形成され再付着物が除去され
た状態、(c)は凹部が第1の選択W層により充填され
た状態、(d)は接続孔が第2の選択W層により充填さ
れた状態をそれぞれ表す。
【図7】本発明の配線形成方法のさらに他の実施例をそ
の工程順にしたがって示す概略断面図であり、(a)は
Al−1%Si層上の層間絶縁膜に接続孔が開口され、
再付着物が形成された状態、(b)はAl−1%Si層
の等方性エッチングにより凹部が形成された状態、(c
)は凹部の表面から残留するAlCl3 が揮発除去さ
れた状態、(d)は凹部および接続孔が選択W層により
充填された状態をそれぞれ表す。
の工程順にしたがって示す概略断面図であり、(a)は
Al−1%Si層上の層間絶縁膜に接続孔が開口され、
再付着物が形成された状態、(b)はAl−1%Si層
の等方性エッチングにより凹部が形成された状態、(c
)は凹部の表面から残留するAlCl3 が揮発除去さ
れた状態、(d)は凹部および接続孔が選択W層により
充填された状態をそれぞれ表す。
【図8】従来の配線形成方法の問題点を説明するための
概略断面図であり、(a)は接続孔の内部に再付着物が
形成された状態、(b)は接続孔の内部に不均一にW層
が成長した状態をそれぞれ表す。
概略断面図であり、(a)は接続孔の内部に再付着物が
形成された状態、(b)は接続孔の内部に不均一にW層
が成長した状態をそれぞれ表す。
【図9】従来の配線形成方法において深さの異なる接続
孔が選択CVD法により埋め込まれる場合の問題点を説
明する概略断面図である。
孔が選択CVD法により埋め込まれる場合の問題点を説
明する概略断面図である。
1,11 ・・・Al−1%Si層
2,12 ・・・層間絶縁膜3
・・・第1の接続孔4
・・・第2の接続孔3
a,4a,13a・・・凹部
2,12 ・・・層間絶縁膜3
・・・第1の接続孔4
・・・第2の接続孔3
a,4a,13a・・・凹部
Claims (1)
- 【請求項1】 下層配線層上の絶縁膜に開口された接
続孔を導体材料層により充填する配線形成方法において
、前記接続孔を介して前記下層配線層の層厚方向の一部
を等方的にエッチングすることにより前記接続孔の周縁
よりも開口端が大とされた凹部を形成する工程と、少な
くとも前記凹部に第1の導体材料層を選択的に成長させ
る工程と、前記接続孔を第2の導体材料層により充填す
る工程とを有することを特徴とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461791A JPH04313255A (ja) | 1991-04-10 | 1991-04-10 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461791A JPH04313255A (ja) | 1991-04-10 | 1991-04-10 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313255A true JPH04313255A (ja) | 1992-11-05 |
Family
ID=14385406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10461791A Withdrawn JPH04313255A (ja) | 1991-04-10 | 1991-04-10 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| KR20040017037A (ko) * | 2002-08-20 | 2004-02-26 | 삼성전자주식회사 | 반도체 콘택 구조 및 그 형성 방법 |
| JP2004130442A (ja) * | 2002-10-10 | 2004-04-30 | Rohm Co Ltd | マイクロマシン用半導体装置 |
-
1991
- 1991-04-10 JP JP10461791A patent/JPH04313255A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| KR20040017037A (ko) * | 2002-08-20 | 2004-02-26 | 삼성전자주식회사 | 반도체 콘택 구조 및 그 형성 방법 |
| JP2004130442A (ja) * | 2002-10-10 | 2004-04-30 | Rohm Co Ltd | マイクロマシン用半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1027610C (zh) | 难熔金属覆盖的低阻值金属导线和通路 | |
| US5407861A (en) | Metallization over tungsten plugs | |
| US5486492A (en) | Method of forming multilayered wiring structure in semiconductor device | |
| JP2516307B2 (ja) | 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法 | |
| US5260232A (en) | Refractory metal plug forming method | |
| HK1001601B (en) | Refractory metal capped low resistivity metal conductor lines and vias | |
| US11322399B2 (en) | Semiconductor structure and formation method thereof | |
| US6309977B1 (en) | Method for the etchback of a conductive material | |
| JP3957380B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3449960B2 (ja) | 半導体装置の製造方法 | |
| US6455430B2 (en) | Method of embedding contact hole by damascene method | |
| JPH04313255A (ja) | 配線形成方法 | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JP3339255B2 (ja) | コンタクトプラグの形成方法 | |
| JPH0969495A (ja) | 半導体装置の製造方法 | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| JPH07221074A (ja) | ドライエッチング方法 | |
| JPH06318573A (ja) | 高融点金属のエッチング方法 | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10209279A (ja) | 金属プラグの形成方法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JP2002134505A (ja) | 金属配線の製造方法 | |
| TW389984B (en) | Inter-metal dielectric process made by O3-TEOS | |
| JPH04106923A (ja) | バイアスecr―cvd法による埋め込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |