JPH0431329B2 - - Google Patents
Info
- Publication number
- JPH0431329B2 JPH0431329B2 JP13374485A JP13374485A JPH0431329B2 JP H0431329 B2 JPH0431329 B2 JP H0431329B2 JP 13374485 A JP13374485 A JP 13374485A JP 13374485 A JP13374485 A JP 13374485A JP H0431329 B2 JPH0431329 B2 JP H0431329B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- excitation
- voltage
- output
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000005284 excitation Effects 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、変位などの物理量を静電容量を介し
て電気信号に変換する容量式変換器に係り、特に
変換部内の要素の浮遊容量の影響を除去し耐環境
性を改良した容量式変換器に関する。
て電気信号に変換する容量式変換器に係り、特に
変換部内の要素の浮遊容量の影響を除去し耐環境
性を改良した容量式変換器に関する。
＜従来技術＞
変位などを静電容量の変化として検出する容量
式変換器には各種のものが提案されている。これ
等のうち、本発明の改良のペースとなる従来の容
量式変換器を第４図に示し、これについて説明す
る。
式変換器には各種のものが提案されている。これ
等のうち、本発明の改良のペースとなる従来の容
量式変換器を第４図に示し、これについて説明す
る。
C1，C2は変位などによりその容量値を差動的
に変えるセンサ容量である。センサ容量C1と2の
各一端は接続され、更にバツフアゲートG1の入
力端に接続されている。バツフアゲートG1の出
力端はインバータG2および双方向定電流回路CC
を介してバツフアゲートG1の入力端に負帰還接
続されている。
に変えるセンサ容量である。センサ容量C1と2の
各一端は接続され、更にバツフアゲートG1の入
力端に接続されている。バツフアゲートG1の出
力端はインバータG2および双方向定電流回路CC
を介してバツフアゲートG1の入力端に負帰還接
続されている。
インバータG2の出力端はカウンタCTの入力端
CLに接続され、そのｎビツトの出力端Qoはナン
ドゲートG3の入力の一端接続されている。ナン
ドゲートG3の入力の他端はインバータG2の出力
端と接続されている。ナンドゲートG3の出力端
はセンサ容量C1の他端に接続されている。
CLに接続され、そのｎビツトの出力端Qoはナン
ドゲートG3の入力の一端接続されている。ナン
ドゲートG3の入力の他端はインバータG2の出力
端と接続されている。ナンドゲートG3の出力端
はセンサ容量C1の他端に接続されている。
一方、カウンタCTの反転出力端oはナンドゲ
ートG4の入力の一端に接続され、その他端はイ
ンバータG2の出力端と接続されている。ナンド
ゲートG4の出力端はセンサ容量C2の他端に接続
されている。
ートG4の入力の一端に接続され、その他端はイ
ンバータG2の出力端と接続されている。ナンド
ゲートG4の出力端はセンサ容量C2の他端に接続
されている。
また、カウンタCTの出力端Qoはデユテイ・ア
ナログ変換器DAの入力端と接続され、その出力
端に可変電圧Ｖを得る。
ナログ変換器DAの入力端と接続され、その出力
端に可変電圧Ｖを得る。
なお、インバータG2の出力端とバツフアゲー
トG1の入力端との間には、センサ容量C1，C2に
含まれる固定容量を除去するためのコンデンサ
C3が接続されている。
トG1の入力端との間には、センサ容量C1，C2に
含まれる固定容量を除去するためのコンデンサ
C3が接続されている。
バツフアゲートG1、インバータG2、ナンドゲ
ートG3，G4、カウンタCTおよびデユテイ・アナ
ログ変換器DAは、すべて正電源＋Ｅと負電源−
Ｅで付勢されている。なお、バツフアゲートG1
およびインバータG2は例えば第５図に示す如く
Ｃ−MOSで構成されている。
ートG3，G4、カウンタCTおよびデユテイ・アナ
ログ変換器DAは、すべて正電源＋Ｅと負電源−
Ｅで付勢されている。なお、バツフアゲートG1
およびインバータG2は例えば第５図に示す如く
Ｃ−MOSで構成されている。
以上の如く構成された容量式変換装置の動作に
つき、第６図に示す波形図を用いて説明する。
つき、第６図に示す波形図を用いて説明する。
カウンタCTの出力端Qoがハイレベル“Ｈ”に
なる（第６図ロ）とナンドゲートG3とセンサ容
量C1を介してバツフアゲートG1の入力端にイン
バータG2の出力レベル例えば−Ｅが正帰還され
る。この結果、第６図イに示す様にバツフアゲー
トG1の入力端の電圧がe1だけけその閾値VTHより
大きくなるが、この場合には定値定電流回路CC
より一定電流値ｉで放電を開始するので直線的に
バツフアゲートG1の入力端の電位が低下する。
閾値VTHに達するとバツフアゲートG1の出力が反
転し、ナンドゲートG3とセンサ容量C1を介して
今度はインバータG2の出力レベル＋Ｅがバツフ
アゲートG1の入力端に正帰還されその電位が閾
値VTHよりe′1（＝−e1）だけ小さくなる（第６図
イ）が、この場合にも双方向電流回路CCにより
一定電流値ｉで逆方向に放電を開始するので直線
的にバツフアゲートG1の入力端の電位が上昇す
る。閾値VTHに達するとバツフアゲートG1の出力
が反転し、最初の状態に戻る。以上の動作を繰り
返すごとにカウンタCTのカウント値は増加し、
所定ビツト数ｎを計数するとカウンタCTの出力
端Qoのレベルが反転しoが“Ｈ”レベルにな
り、今度はセンサC1側と同じようにしてセンサ
C2側での発振が継続される。この場合のバツフ
アゲートG1の入力端での電位変動はe2（＝−e′2）
となる。
なる（第６図ロ）とナンドゲートG3とセンサ容
量C1を介してバツフアゲートG1の入力端にイン
バータG2の出力レベル例えば−Ｅが正帰還され
る。この結果、第６図イに示す様にバツフアゲー
トG1の入力端の電圧がe1だけけその閾値VTHより
大きくなるが、この場合には定値定電流回路CC
より一定電流値ｉで放電を開始するので直線的に
バツフアゲートG1の入力端の電位が低下する。
閾値VTHに達するとバツフアゲートG1の出力が反
転し、ナンドゲートG3とセンサ容量C1を介して
今度はインバータG2の出力レベル＋Ｅがバツフ
アゲートG1の入力端に正帰還されその電位が閾
値VTHよりe′1（＝−e1）だけ小さくなる（第６図
イ）が、この場合にも双方向電流回路CCにより
一定電流値ｉで逆方向に放電を開始するので直線
的にバツフアゲートG1の入力端の電位が上昇す
る。閾値VTHに達するとバツフアゲートG1の出力
が反転し、最初の状態に戻る。以上の動作を繰り
返すごとにカウンタCTのカウント値は増加し、
所定ビツト数ｎを計数するとカウンタCTの出力
端Qoのレベルが反転しoが“Ｈ”レベルにな
り、今度はセンサC1側と同じようにしてセンサ
C2側での発振が継続される。この場合のバツフ
アゲートG1の入力端での電位変動はe2（＝−e′2）
となる。
以上の動作においてセンサ容量C1、コンデン
サC3での電位変動は2Eであるので、電荷の変動
量を考慮すると次式が成立する。
サC3での電位変動は2Eであるので、電荷の変動
量を考慮すると次式が成立する。
e1＝C1−C3／C1＋C2＋C3・2E (1)
センサ容量C2側も同様の計算をして、
e2＝C2−C3／C1＋C2＋C3・2E (2)
となる。双方向定電流回路CCでの放電によるセ
ンサC1側およびC2側での放電時間t1（＝t′1）、t2
（＝t′2）は、一定電流値ｉでの放電であることを
考慮して、次式の様になる。
ンサC1側およびC2側での放電時間t1（＝t′1）、t2
（＝t′2）は、一定電流値ｉでの放電であることを
考慮して、次式の様になる。
t1＝（C1＋C2＋C3）e1／ｉ (3)
t2＝（C1＋C2＋C3）e2／ｉ (4)
一方、可変電圧ＶはカウンタCTの出力の高レ
ベル期間T1と低レベル期間T2を考慮した平均電
圧として与えられ、るが、高レベル期間T1と低
レベル期間T2が放電時間t1t2のてい倍値であるの
で、結局次式が成立する。
ベル期間T1と低レベル期間T2を考慮した平均電
圧として与えられ、るが、高レベル期間T1と低
レベル期間T2が放電時間t1t2のてい倍値であるの
で、結局次式が成立する。
Ｖ＝t1−t2／t1＋t2Ｅ (5)
(1)〜(4)式を用いて
Ｖ＝C1−C2／C1＋C2−2C3 (6)
となる。ところで、センサ容量C1、C2には変位
等により変化する容量成分C′1、C′2と変化しない
容量成分Cpとがあり、これ等の合成値はC1＝C′1
＋Cp、C2＝C′2＋Cpとして与えられるので、これ
等を(6)式に代入する、 Ｖ＝C′1−C′2／C′1＋C′2＋２（Cp−C3）(7
) として可変電圧Ｖが得られる。従つて、コンデン
サC3をCpに等しくとることにより、可変電圧Ｖ
はセンサ容量の和分の差の形で得られる。
等により変化する容量成分C′1、C′2と変化しない
容量成分Cpとがあり、これ等の合成値はC1＝C′1
＋Cp、C2＝C′2＋Cpとして与えられるので、これ
等を(6)式に代入する、 Ｖ＝C′1−C′2／C′1＋C′2＋２（Cp−C3）(7
) として可変電圧Ｖが得られる。従つて、コンデン
サC3をCpに等しくとることにより、可変電圧Ｖ
はセンサ容量の和分の差の形で得られる。
＜発明が解決しようとする問題点＞
しかしながら、この様な容量式変換装置では双
方向定電流回路CCの両端に浮遊容量が存在する
ので、コンデンサC3と同様の効果を持つ。従つ
て、この浮遊容量が周囲温度などにより変化する
とコンデンサC3とCpとがうまく相殺しないこと
がある。
方向定電流回路CCの両端に浮遊容量が存在する
ので、コンデンサC3と同様の効果を持つ。従つ
て、この浮遊容量が周囲温度などにより変化する
とコンデンサC3とCpとがうまく相殺しないこと
がある。
＜問題点を解決するための手段＞
この発明は、以上の問題点を解決するため、物
理量に応じて変化する第１および第２センサ容量
と、第１および第２センサ容量の各一端と接続さ
れ所定の閾値を越えた電圧の変化に応答して出力
レベルを変えるゲート手段とこのゲート手段の入
力端へその出力端から反転電流を供給する負帰還
手段とゲート手段の入力端へその出力端から同相
電圧を正帰還するための第１固定容量とを有する
発振回路と、この発振回路の出力の変化周期を計
数するカウント手段と、このカウント手段の出力
レベルに応動して出力電圧を変更する電圧可変手
段と、カウント手段の第１出力レベルを有する第
１期間に発振回路の出力レベルに応じて第１セン
サ容量を介して第１励振電圧をゲート手段の入力
端に負帰還する第１励振ゲートと、カウント手段
の第２出力レベルを有する第２期間に発振回路の
出力レベルに応じて第２センサ容量を介して第２
励振電圧をゲート手段の入力端に負帰還する第２
励振ゲートと、発振回路の出力レベルに応じて第
２固定容量を介して第３励振電圧をゲート手段の
入力端に帰還する第３励振ゲートとを具備し、第
１、第２、第３励振ゲートは電圧可変手段の電圧
を第１、第２、第３励振電圧の１つとして出力
し、第１期間と第２期間が等しくなるように制御
する構成としたものである。
理量に応じて変化する第１および第２センサ容量
と、第１および第２センサ容量の各一端と接続さ
れ所定の閾値を越えた電圧の変化に応答して出力
レベルを変えるゲート手段とこのゲート手段の入
力端へその出力端から反転電流を供給する負帰還
手段とゲート手段の入力端へその出力端から同相
電圧を正帰還するための第１固定容量とを有する
発振回路と、この発振回路の出力の変化周期を計
数するカウント手段と、このカウント手段の出力
レベルに応動して出力電圧を変更する電圧可変手
段と、カウント手段の第１出力レベルを有する第
１期間に発振回路の出力レベルに応じて第１セン
サ容量を介して第１励振電圧をゲート手段の入力
端に負帰還する第１励振ゲートと、カウント手段
の第２出力レベルを有する第２期間に発振回路の
出力レベルに応じて第２センサ容量を介して第２
励振電圧をゲート手段の入力端に負帰還する第２
励振ゲートと、発振回路の出力レベルに応じて第
２固定容量を介して第３励振電圧をゲート手段の
入力端に帰還する第３励振ゲートとを具備し、第
１、第２、第３励振ゲートは電圧可変手段の電圧
を第１、第２、第３励振電圧の１つとして出力
し、第１期間と第２期間が等しくなるように制御
する構成としたものである。
＜実施例＞
以下、本発明の実施例について図面に基づき説
明する。第１図は本発明の一実施例を示す回路図
である。なお、従来技術と同一の機能を有する部
分には同一の符号を付して適宜説明を省略する。
明する。第１図は本発明の一実施例を示す回路図
である。なお、従来技術と同一の機能を有する部
分には同一の符号を付して適宜説明を省略する。
バツフアゲートG1の入出力端には第１固定容
量としてコンデンサC4が接続され正帰還がなさ
れている。一方、バツフアゲートG1の出力端に
接続されたインバータG2の出力端とバツフアゲ
ートG1の入力端との間には双方向定電流回路CC
が接続され負帰還がなされている。これ等のバツ
フアゲートG1、インバータG2、コンデンサC4お
よび双方向定電流回路CCにより非安定発振回路
を構成する。
量としてコンデンサC4が接続され正帰還がなさ
れている。一方、バツフアゲートG1の出力端に
接続されたインバータG2の出力端とバツフアゲ
ートG1の入力端との間には双方向定電流回路CC
が接続され負帰還がなされている。これ等のバツ
フアゲートG1、インバータG2、コンデンサC4お
よび双方向定電流回路CCにより非安定発振回路
を構成する。
また、G3は第１励振ゲートとして機能するナ
ンドゲート、G4は第２励振ゲートとして機能す
るナンドゲートであり、ナンドゲートG3の負電
源端とナンドゲートG4の正電源端は共に可変電
圧Ｖで付勢されている。ナンドゲートG3とG4の
入力の一端はカウンタCTの出力端Qoと反転出力
端oにそれぞれ接続され、それ等の他端はいず
れもバツフアゲートG1の出力端と接続されてい
る。
ンドゲート、G4は第２励振ゲートとして機能す
るナンドゲートであり、ナンドゲートG3の負電
源端とナンドゲートG4の正電源端は共に可変電
圧Ｖで付勢されている。ナンドゲートG3とG4の
入力の一端はカウンタCTの出力端Qoと反転出力
端oにそれぞれ接続され、それ等の他端はいず
れもバツフアゲートG1の出力端と接続されてい
る。
C3は第２固定容量としてセンサ容量C1，C2の
容量成分Cpを除去するためのコンデンサであり、
その一端はバツフアゲートG1の入力端に接続さ
れ、他端は第３励振ゲートとして機能するナンド
ゲートG5の出力端に接続されている。
容量成分Cpを除去するためのコンデンサであり、
その一端はバツフアゲートG1の入力端に接続さ
れ、他端は第３励振ゲートとして機能するナンド
ゲートG5の出力端に接続されている。
ナンドゲートG5はその入力の一端がインバー
タG2の出力端と接続され、入力の他端はカウン
タCTの反転出力端oと接続されており、その正
電源端には可変電圧Ｖが、負電源端はゼロ電圧が
それぞれ印加されている。
タG2の出力端と接続され、入力の他端はカウン
タCTの反転出力端oと接続されており、その正
電源端には可変電圧Ｖが、負電源端はゼロ電圧が
それぞれ印加されている。
なお、双方向定電流回路CCの両端には浮遊容
量CSが存在しているものとしてある。
量CSが存在しているものとしてある。
次に、以上の如く構成された第１図に示す実施
例の動作について説明する。
例の動作について説明する。
カウンタCTの出力端Qoのレベルが“Ｈ”レベ
ルの期間T1Aでは、ナンドゲートG3とセンサ容量
C1を介してバツフアゲートG1の入力端へ負帰還
がかかる。カウンタCTの出力端Qoが“Ｌ”レベ
ルの期間T2Aでは、oは“Ｈ”レベルであり、
ナンドゲートG4とセンサ容量C2を介してのバツ
フアゲートG1の入力端への負帰還とナンドゲー
トG5とコンデンサC3を介しての正帰還がかかる。
この場合に、C1＜（C2−C3）の関係にあれば、セ
ンサ容量C1側に切替えられたときのバツフアゲ
ートG1の入力端の電圧変化e1Aとセンサ容量C2側
に切替えられたときのバツフアゲートG1の入力
端の電圧変化e2Aとの関係は、e1A＞e2Aとなり、期
間T1AとT2Aとの関係はT1A＞T2Aとなる。従つ
て、この場合は第６図に示す動作波形に対応する
波形となる。
ルの期間T1Aでは、ナンドゲートG3とセンサ容量
C1を介してバツフアゲートG1の入力端へ負帰還
がかかる。カウンタCTの出力端Qoが“Ｌ”レベ
ルの期間T2Aでは、oは“Ｈ”レベルであり、
ナンドゲートG4とセンサ容量C2を介してのバツ
フアゲートG1の入力端への負帰還とナンドゲー
トG5とコンデンサC3を介しての正帰還がかかる。
この場合に、C1＜（C2−C3）の関係にあれば、セ
ンサ容量C1側に切替えられたときのバツフアゲ
ートG1の入力端の電圧変化e1Aとセンサ容量C2側
に切替えられたときのバツフアゲートG1の入力
端の電圧変化e2Aとの関係は、e1A＞e2Aとなり、期
間T1AとT2Aとの関係はT1A＞T2Aとなる。従つ
て、この場合は第６図に示す動作波形に対応する
波形となる。
以上の動作においてセンサ容量C1での電位変
動は（Ｅ−Ｖ）、センサ容量C2での電位変動は
（Ｅ＋Ｖ）、コンデンサC3では（Ｖ−Ｏ）、コンデ
ンサC4では2E、浮遊容量Csでは−2Eのそれぞれ
の電位変動があるので、これ等の電位変動による
電荷の変動を考慮すると次式が得られる。
動は（Ｅ−Ｖ）、センサ容量C2での電位変動は
（Ｅ＋Ｖ）、コンデンサC3では（Ｖ−Ｏ）、コンデ
ンサC4では2E、浮遊容量Csでは−2Eのそれぞれ
の電位変動があるので、これ等の電位変動による
電荷の変動を考慮すると次式が得られる。
e1A＝
2EC4−（Ｅ−Ｖ）C1＋2ECs／C1＋C2＋C3＋C4＋Cs (8)
e2A＝
2EC4−（Ｅ＋Ｖ）C2＋（Ｖ−Ｏ）C3−2ECs／C1＋C2＋
C3＋C4＋Cs(9) また、センサ容量C1に対応する放電期間t1A、
センサ容量C2に対応する放電期間t2Aは、第６図
の場合と同様にして、 t1A＝（C1＋C2＋C3＋C4＋Cs）e1A／ｉ (10) t2A＝（C1＋C2＋C3＋C4＋Cs）e2A／ｉ (11) となる。
C3＋C4＋Cs(9) また、センサ容量C1に対応する放電期間t1A、
センサ容量C2に対応する放電期間t2Aは、第６図
の場合と同様にして、 t1A＝（C1＋C2＋C3＋C4＋Cs）e1A／ｉ (10) t2A＝（C1＋C2＋C3＋C4＋Cs）e2A／ｉ (11) となる。
T1A＞T2Aの場合は、第１図においてデユテ
イ・アナログ変換器DAの出力である可変電圧Ｖ
は減少状態にあり、従つて(8)式におけるe1Aの減
少をもたらす。この様にしてT1A＝T2A（t1A＝t2A）
になると(10)(11)式よりe1A＝e2Aになるので、(8)、(9)
式から 2E（C4＋Cs）−（Ｅ−Ｖ）C1 ＝2E（C4＋Cs）−（Ｖ＋Ｅ）C2＋（Ｖ−Ｏ）C3 (12) となる。ここでC1＝C′1＋Cp、C2＝C′2＋Cpの関係
を用い、更にC3＝2Cpに選定すると Ｖ＝C′1−C′2／C′1＋C′2Ｅ (13) を得る。
イ・アナログ変換器DAの出力である可変電圧Ｖ
は減少状態にあり、従つて(8)式におけるe1Aの減
少をもたらす。この様にしてT1A＝T2A（t1A＝t2A）
になると(10)(11)式よりe1A＝e2Aになるので、(8)、(9)
式から 2E（C4＋Cs）−（Ｅ−Ｖ）C1 ＝2E（C4＋Cs）−（Ｖ＋Ｅ）C2＋（Ｖ−Ｏ）C3 (12) となる。ここでC1＝C′1＋Cp、C2＝C′2＋Cpの関係
を用い、更にC3＝2Cpに選定すると Ｖ＝C′1−C′2／C′1＋C′2Ｅ (13) を得る。
この式はセンサ容量C1，C2の容量成分Cpにも、
双方向定電流回路CCの両端の浮遊容量Csにも影
響を受けないことを示している。しかも容量成分
CpはC3＝2Cpと選定することで消去され、浮遊容
量Csとは独立に消去されるので、従来の如き問題
点は解消している。
双方向定電流回路CCの両端の浮遊容量Csにも影
響を受けないことを示している。しかも容量成分
CpはC3＝2Cpと選定することで消去され、浮遊容
量Csとは独立に消去されるので、従来の如き問題
点は解消している。
第２図は、第１図に示す実施例の第３励振ゲー
トとして機能するナンドゲートG5の入力端の一
方をバツフアゲートG1の出力端に、他方をカウ
ンタCTの出力Qoに接続したナンドゲートG6とし
て構成した変形実施例を示している。
トとして機能するナンドゲートG5の入力端の一
方をバツフアゲートG1の出力端に、他方をカウ
ンタCTの出力Qoに接続したナンドゲートG6とし
て構成した変形実施例を示している。
この場合のセンサ容量C1側に切替えられたと
きのバツフアゲートG1の入力端の電圧変化e1Bと
センサ容量C2側に切替えられたときのバツフア
ゲートG1の入力端の電圧変化e2Bとは、式(8)、(9)
を導出したときと同様にして次式で示される。
きのバツフアゲートG1の入力端の電圧変化e1Bと
センサ容量C2側に切替えられたときのバツフア
ゲートG1の入力端の電圧変化e2Bとは、式(8)、(9)
を導出したときと同様にして次式で示される。
e1B＝
2EC4−（Ｅ−Ｖ）C1−（Ｖ−Ｏ）C3−2ECs／C1＋C2＋
C3＋C4＋C5(14) e2B＝ 2EC4−（Ｅ＋Ｖ）C2−2ECs／C1＋C2＋C3＋C4＋C5(15) この場合も、第１図におけると同様な手順によ
り(13)式と同じ結果に至る。
C3＋C4＋C5(14) e2B＝ 2EC4−（Ｅ＋Ｖ）C2−2ECs／C1＋C2＋C3＋C4＋C5(15) この場合も、第１図におけると同様な手順によ
り(13)式と同じ結果に至る。
なお、第１図に示す構成に第２図に示す構成を
付加し、第２固定容量C3を２個にしてナンドゲ
ートG6の出力をその一方に印加し、各第２固定
容量の容量値を容量成分Cpと等しく選定しても
(13)式と同じ結果が得られる。
付加し、第２固定容量C3を２個にしてナンドゲ
ートG6の出力をその一方に印加し、各第２固定
容量の容量値を容量成分Cpと等しく選定しても
(13)式と同じ結果が得られる。
第１、第２、第３励振ゲートを構成するナンド
ゲートG3，G4，G5などは、例えば第３図に示す
ように、任意の付勢電圧＋Ｅ、−Ｅで付勢される
論理ゲートG7，G8の出力で操作されるアナログ
スイツチSW1，SW2を用いて、例えば＋Ｅ、Ｖな
どの所要電圧をセンサ容量C1，C2やコンデンサ
C3へ励振電圧としてスイツチングして出力して
も良い。
ゲートG3，G4，G5などは、例えば第３図に示す
ように、任意の付勢電圧＋Ｅ、−Ｅで付勢される
論理ゲートG7，G8の出力で操作されるアナログ
スイツチSW1，SW2を用いて、例えば＋Ｅ、Ｖな
どの所要電圧をセンサ容量C1，C2やコンデンサ
C3へ励振電圧としてスイツチングして出力して
も良い。
また、第１、第２、第３励振ゲートを構成する
ナンドゲートG3，G4，G5の出力の極性を全て反
転させるとき、例えばナンドゲートをアンドゲー
トに変えるときにはセンサ容量C1，C2、コンデ
ンサC3を介して起る帰還モードが逆転するが、
この場合でも(13)式に到達する。ただし、この場合
は、例えば電位変化e1Aなどが大きな値となり、
バツフアゲートG1へ過大入力が印加されるおそ
れは生じる。
ナンドゲートG3，G4，G5の出力の極性を全て反
転させるとき、例えばナンドゲートをアンドゲー
トに変えるときにはセンサ容量C1，C2、コンデ
ンサC3を介して起る帰還モードが逆転するが、
この場合でも(13)式に到達する。ただし、この場合
は、例えば電位変化e1Aなどが大きな値となり、
バツフアゲートG1へ過大入力が印加されるおそ
れは生じる。
＜発明の効果＞
以上、実施例と共に具体的に説明した様に本発
明によれば、センサ容量中に含まれる変位に応動
しない容量成分と、非安定発振回路を構成する負
帰還手段に含まれる浮遊容量とを分離して互に独
立して消去する構成としたので、環境などの影響
により浮遊容量が変動しても変位に応動しない容
量成分を確実に消去でき、真の変化成分に基く電
気信号を得ることができる。
明によれば、センサ容量中に含まれる変位に応動
しない容量成分と、非安定発振回路を構成する負
帰還手段に含まれる浮遊容量とを分離して互に独
立して消去する構成としたので、環境などの影響
により浮遊容量が変動しても変位に応動しない容
量成分を確実に消去でき、真の変化成分に基く電
気信号を得ることができる。
第１図は本発明の一実施例を示す回路図、第２
図は第１図における第３励振ゲートの接続構成を
変えた部分構成図、第３図は第１図における各励
振ゲートの変形例を示す回路構成図、第４図は従
来の容量式変換器の構成を示す回路図、第５図は
第４図におけるゲートの具体的構成を示す部分構
成図、第６図は第４図における各部の動作波形を
示す波形図である。 C1，C2……センサ容量、G1……バツフアゲー
ト、G2……インバータ、G3，G4，G6……ナンド
ゲート、Cs……浮遊容量、CT……カウンタ、
DA……デユテイ・アナログ変換器、CC……双方
向定電流回路。
図は第１図における第３励振ゲートの接続構成を
変えた部分構成図、第３図は第１図における各励
振ゲートの変形例を示す回路構成図、第４図は従
来の容量式変換器の構成を示す回路図、第５図は
第４図におけるゲートの具体的構成を示す部分構
成図、第６図は第４図における各部の動作波形を
示す波形図である。 C1，C2……センサ容量、G1……バツフアゲー
ト、G2……インバータ、G3，G4，G6……ナンド
ゲート、Cs……浮遊容量、CT……カウンタ、
DA……デユテイ・アナログ変換器、CC……双方
向定電流回路。
Claims (1)
- １ 物理量に応じて変化する第１および第２セン
サ容量と、前記第１および第２センサ容量の各一
端と接続され所定の閾値を越えた電圧の変化に応
答して出力レベルを変えるゲート手段とこのゲー
ト手段の入力端へその出力端から反転電流を供給
する負帰還手段と前記ゲート手段の入力端へその
出力端から同相電圧を正帰還するための第１固定
容量とを有する発振回路と、この発振回路の出力
の変化周期を計数するカウント手段と、このカウ
ント手段の出力レベルに応動して出力電圧を変更
する電圧可変手段と、前記カウント手段の第１出
力レベルを有する第１期間に前記発振回路の出力
レベルに応じて前記第１センサ容量を介して第１
励振電圧を前記ゲート手段の入力端に負帰還する
第１励振ゲートと、前記カウント手段の第２出力
レベルを有する第２期間に前記発振回路の出力レ
ベルに応じて前記第２センサ容量を介して第２励
振電圧を前記ゲート手段の入力端に負帰還する第
２励振ゲートと、前記発振回路の出力レベルに応
じて第２固定容量を介して第３励振電圧を前記ゲ
ート手段の入力端に帰還する第３励振ゲートとを
具備し、前記第１、第２、第３励振ゲートは前記
電圧可変手段の電圧を前記第１、第２、第３励振
電圧の１つとして出力し、前記第１期間と前記第
２期間が等しくなるように制御することを特徴と
する容量式変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13374485A JPS61292012A (ja) | 1985-06-19 | 1985-06-19 | 容量式変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13374485A JPS61292012A (ja) | 1985-06-19 | 1985-06-19 | 容量式変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292012A JPS61292012A (ja) | 1986-12-22 |
| JPH0431329B2 true JPH0431329B2 (ja) | 1992-05-26 |
Family
ID=15111909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13374485A Granted JPS61292012A (ja) | 1985-06-19 | 1985-06-19 | 容量式変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292012A (ja) |
-
1985
- 1985-06-19 JP JP13374485A patent/JPS61292012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292012A (ja) | 1986-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245524A (en) | DC-DC converter of charge pump type | |
| US3419784A (en) | Magnitude-to-frequency converters | |
| EP0404124B1 (en) | Charge pump having pull-up circuit operating with two clock pulse sequences | |
| KR19990045290A (ko) | 발진 회로 | |
| US4558292A (en) | Low pass filter | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0460532B2 (ja) | ||
| JPH0428171B2 (ja) | ||
| JPH0431329B2 (ja) | ||
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| US4661803A (en) | Analog/digital converter | |
| JPH0810816B2 (ja) | 発振回路 | |
| JP3292895B2 (ja) | チャージポンプ回路 | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JPH0460531B2 (ja) | ||
| JPH069305Y2 (ja) | 変位変換装置 | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JPH0226414A (ja) | 周波数変換回路 | |
| JPH0412813B2 (ja) | ||
| JPS63224664A (ja) | 昇圧回路 | |
| JPH0431332B2 (ja) | ||
| SU570988A2 (ru) | Мультивибратор с цифровым управлением | |
| JPS61109312A (ja) | 信号遅延回路 | |
| JPH0358614A (ja) | 半導体装置 | |
| JPH095190A (ja) | 容量検出装置 |