JPH0431332B2 - - Google Patents

Description

【発明の詳細な説明】 ＜従来の技術＞ 第５図は従来の容量式変換器の１例を示すブロ
ツク図である。この種の容量式変換器は例えば特
開昭57−10524号特許公報に開示されている。

ナンドゲートG₁の入出力端の間には双方向定
電流回路CCが接続され、その出力端はナンドゲ
ートG₂を介して検出すべき可変容量C₁の一端に
接続されている。可変容量C₁の他端は静電容量
C₂を介して共通電位点COMに接続されると共に
ナンドゲートG₁の入力端に接続されている。

双方向定電流回路CCは、電界効果形のトラン
ジスタQ₁，Q₂のドレイン・ソース間を直列に接
続のうえ、抵抗R₁，R₂へ通ずる電流によつて生
ずる抵抗R₁，R₂の端子電圧をゲートへ負帰還と
して与え、双方向性の定電流回路を構成してい
る。

各素子G₁，G₂はCMOSで構成され、共通電位
点COMに対して正電源＋Ｅで付勢されている。

なお、可変容量C₁の両端には分布容量C_Sが形
成され、この分布容量C_Sを補償する補償容量C_cp
が双方向定電流回路CCの両端に接続されている。

以上の構成において、例えばナンドゲートG₂
の出力端の電位がハイレベル（＋Ｅ）になつた場
合を考えると、このハイレベルの電位により分布
容量C₁が充電されナンドゲートG₁の入力端の電
位が上昇し、そのスレツシヨルド電位V_THを越え
ると出力端がローレベルに反転する。ナンドゲー
トG₁の入力端がハイレベルで出力端がローレベ
ルであるので、双方向定電流回路CCは一定電流
ｉで放電を開始し、所定時間を経過するとナンド
ゲートG₁のスレツシヨルド電位V_THに達するの
で、その出力端の電位がハイレベルに反転する。
この場合にはナンドゲートG₂の出力端はローレ
ベルになり、またナンドゲートG₁の入力端はロ
ーレベル、出力端はハイレベルであるので、双方
向定電流回路CCより可変容量C₁への充電が一定
電流ｉで開始されナンドゲートG₁の入力端の電
位は一定の割合で上昇する。ナンドゲートG₁の
入力端の電位がスレツシヨルド電位V_THに達する
と、その出力端はローレベルに反転し、最初の状
態に戻る。これを繰り返して発振が継続される。

双方向定電流回路CCは一定電流ｉで充放電を
しているので、その充放電期間は可変容量C₁の
値に比例している。従つて、ナンドゲートG₁の
出力端における発振周波数から可変容量C₁の値
を求めることができる。

可変容量C₁の両端の分布容量C_Sは補償容量C_cp
と同じ静電容量値に選定することにより、充電状
態において分布容量C_Sに対する補償充電が補償容
量C_cpによつて行なわれるので、出力に与える分
布容量C_Sの影響が排除される。

＜発明が解決しようとする問題点＞ しかしながら、第５図に示す従来の容量式変換
器では双方向定電流回路CCの構成が複雑であり、
しかも分布容量C_Sの影響を補償容量C_cpで補償し
てもトランジスタQ₁，Q₂のような半導体素子を
使つているので温度あるいは電圧が変動するとそ
の接合容量が変化する。このためノンリニヤある
いはスパン変動を生ずる要因をなす。

＜問題点を解決するための手段＞ この発明は、以上の問題点を解決するため、検
出すべき物理量に応じて容量が変化する可変容量
と、非反転入力端に容量の一端が接続され反転入
力端に出力端の電圧と一定電圧との分圧電圧が印
加された演算増幅器と、入力端に演算増幅器の出
力が印加され出力端の電圧を論理素子を介してそ
の電圧の反転相で可変容量の他端に印加するイン
バータと、演算増幅器の出力とインバータの出力
との分圧点より演算増幅器の非反転入力端に接続
された抵抗とを具備することを特徴とする構成と
したものである。

＜実施例＞ 以下、本発明の実施例について図面に基づき説
明する。第１図は本発明の一実施例を示すブロツ
ク図である。

演算増幅器Q₃の非反転入力端（＋）と出力端
との間には抵抗R₃，R₄が接続され、その反転入
力端（−）は一定電圧V₀と出力端の電圧とを抵
抗R₅，R₆で分圧した電圧が印加されている。

演算増幅器Q₃の出力端はインバータG₃の入力
端に接続され、その出力端は抵抗R₃とR₄の接続
点に抵抗R₇を介して接続されると共にインバー
タG₄を介して可変容量C₁の一端に接続されてい
る。可変容量C₁の他端は静電容量C₂を介して共
通電位点COMに接続されると共に演算増幅器Q₃
の非反転入力端（＋）に接続されている。

なお、演算増幅器Q₃、インバータG₃，G₄は正
電圧＋Ｅで付勢され、インバータG₃，G₄は
CMOSトランジスタで構成されている。

次に、以上の如く構成された第１図に示す実施
例の動作について第２図に示す波形図を用いて説
明する。

インバータG₃の出力端の電圧V₄が第２図ニに
示すハイレベルの状態にあるときは、インバータ
G₄の出力はローレベルであり抵抗R₄を介して可
変容量C₁と静電容量C₂が充電され、演算増幅器
Q₁の入力端の電位が第２図イの期間T₁に示すよ
うに上昇する。これに伴い演算増幅器Q₃の出力
端の電圧V₃（第２図ハ）も抵抗R₃と抵抗R₄の接続
点の電圧V₂（第２図ロ）も上昇する。電圧V₃がイ
ンバータG₃のスレツシヨルド電圧V_THを越えると
その出力端のレベルがローレベルに反転する。こ
のため、インバータG₄の出力端がハイレベルに
なり可変容量C₁と静電容量C₂とで分圧された電
圧が演算増幅器Q₃の非反転入力端（＋）に印加
され、その電圧V₁は垂直に立上る（第２図イ）。
以後、インバータG₃の出力端がローレベルであ
るので、抵抗₄を介して可変容量C₁、静電容量C₂
の電荷が第２図イの期間T₂のあいだ放電を続け、
演算増幅器Q₃の非反転入力端（＋）の電位が低
下する。インバータG₃の入力端のスレツシヨル
ド電圧V_THに達するとその出力端はハイレベルに
反転し、当初の状態に戻る。従つて、抵抗R₄に
流れる電流はインバータG₃の出力端の電圧V₄の
レベル変化に対応して第５図に示す双方向定電流
回路CCと同様に正逆方向の定電流i_cとなる。この
ため第２図に示すような発振が継続する。

以上の点を定量的に説明すれば次の様になる。
電圧V₁〜V₄は次の関係を満たす。

V₄−V₂／R₇＝V₂−V₁／R₄＋V₂−V₃／R₃ (1) V₃＝（１＋R₆／R₅）V₁−R₆／R₅V₀ (2) (1)、(2)式の関係から V₂＝R₀／R₇V₄−R₀／R₃・R₆／R₅V₀ ＋（１／R₄＋１／R₃＋R₆／R₃R₅）R₀V₁ (3) となる。但し、R₀＝１／R₇＋１／R₃＋１／R₄である。

ここで、R₇／R₃＝R₅／R₆に選定すると、 V₂−V₁＝R₀／R₇（V₄−V₀） (4) となる。ここでV₀＝Ｅ／２になるように一定電
圧V₀を決めると V₂−V₁＝R₀／R₇（V₄−Ｅ／２） (4)′ となる。従つて、電圧V₄が＋Ｅ←→ゼロの２レベ
ルの変化を繰り返すので、抵抗R₄を流れる電流i_c
は、 i_c＝｜V₂−V₁｜／R₄＝R₀／R₄R₇｜Ｅ／２｜ (5) の大きさで双方向に流れる定電流となる。

なお、演算増幅器Q₃における発振を防止する
ためには、R₄≫R₆と選定して正帰還の量を少く
するようにする。

次に、可変容量C₁での電荷変動を考慮すると
次式が成立する。

T₁・i_c＝C₁E (6) 従つて、期間T₁は T₁＝C₁／i_cＥ (6)′ として求められ、これは期間T₂についても同じ
である。このため、インバータG₃の出力端の周
波数は可変容量C₁に比例する値となる。

なお、可変容量C₁の両端の分布容量C_Sは抵抗
R₄の両端に接続された補償容量C′_cpで補償する
が、この場合は抵抗R₄の両端に補償用の補償容
量を接続しているので従来の如く半導体素子の接
合容量などの影響を受けない。

第３図は可変容量として差動的に変化する容量
を用いた場合の実施例を示すブロツク図である。
第１図に示す実施例と同一の機能を有する部分に
は同一の符号を付し適宜に説明を省略する。

インバータG₃の出力端はナンドゲートG₅，G₆
の一方の入力端に接続され、その各出力端は差動
容量C_L，C_Hの各一端に接続されると共にナンド
ゲートG₇の各入力端に接続されている。ナンド
ゲートG₇の出力端は抵抗R₇の一端に接続される。

差動容量C_L，C_Hの各他端は共にコンデンサC₂
を介して共通電位点COMに接続されると共に演
算増幅器Q₃の非反転入力端（＋）に接続されて
いる。

インバータG₃の出力端はインバータG₈を介し
てｎビツトのカウンタCTの入力端CLに接続さ
れ、その出力端Q_oはナンドゲートG₆の他方の入
力端に接続されると共にインバータG₉を介して
ナンドゲートG₅の他方の入力端に接続されてい
る。インバータG₉の出力端より出力V_putを得る。

次に、以上の如く構成された第３図に示す実施
例の動作について第４図に示す波形図を用いて説
明する。

先ず、カウンタCTの出力端Q_oがローレベルの
状態では、ナンドゲートG₅，G₆のうちG₅が選定
され、G₆の出力端はハイレベルに保たれる。従
つて、ナンドゲートG₅，G₇はそれぞれ単なるイ
ンバータとして機能するので、ナンドゲートG₅
は第１図におけるインバータG₄と同一の機能を
もち、ナンドゲートG₇の出力端はインバータG₃
の出力端と同一のレベル変化をする。

このため、カウンタCTの出力端Q_oがローレベ
ルの状態、つまり第４図ホのT_Lの期間は第１図
における可変容量C₁を差動容量C_Lとしたときと
同じ動作をする。従つて、演算増幅器Q₃の入力
端の電圧V₁′、抵抗R₃，R₄，R₇の接続点の電圧
V₂′、演算増幅器Q₃の出力端の電圧V₃′、ナンド
ゲートG₇の出力端の電圧V₄′はそれぞれ第２図に
示す波形と同じく第４図イ〜ニに示す通りとな
る。この波形の繰り返しはカウンタCTのビツト
数ｎだけ繰り返される。従つて、(6)′式を導いた
と同様にして期間T_Lは次式のようになる。

T_L＝ｎC_L／i_c′Ｅ (7) 但し、i_c′はi_c′＝R₀／R₄R₇｜V₄′−V₀｜である。

カウンタCTが差動容量C_Lに関連したｎ個のパ
ルスを計数するとその出力端Q_oのレベルがハイ
レベルに反転する。この状態では、ナンドゲート
G₅，G₆のうちG₆が選定され、G₅の出力端はハイ
レベルに保たれる。従つて、ナンドゲートG₅，
G₇はそれぞれ単なるインバータとして機能し、
ナンドゲートG₆は第１図におけるインバータG₄
と同一の機能を有する。また、ナンドゲートG₇
の出力端はインバータG₇の出力端と同一のレベ
ル変化をする。

このため、カウンタCTの出力端Q_oがハイレベ
ルの状態、つまり第４図ホのT_Hの期間は第１図
における可変容量C₁を差動容量C_Hとしたときと
同じ動作をする。期間T_Lの場合と同様にして、
期間T_Hは T_H＝ｎC_H／i_c′Ｅ (8) となる。

従つて、出力V_putは第４図ホに示すように期間
T_LとT_Hを繰り返すパルス波形となり、これ等の
平均をとると差動容量C_L，C_Hを形成する共通電
極の変位に比例した値を得る。

なお、差動容量C_L，C_Hの各両端に形成される
分布容量C_SL，C_SHはその構成上ほぼ同一になるの
で、抵抗R₄の両端に接続された補償容量C_cp″と
等しく選定することにより除去できる点は第１図
における実施例と同一である。

＜発明の効果＞ 以上、実施例と共に具体的に説明したように本
発明によれば、従来の如く双方向定電流回路を半
導体を用いて構成しないようにしたので、温度あ
るいは電圧などの分布容量の変動の影響を受けず
安定な容量式変換器を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図に示す実施例の各部の波形を示す
波形図、第３図は本発明の他の実施例を示すブロ
ツク図、第４図は第３図に示す実施例の各部の波
形を示す波形図、第５図は従来の容量式変換器の
構成を示すブロツク図である。 C₁……可変容量、C_L，C_H……差動容量、CC…
…双方向定電流回路、C_S，C_SL，C_SH……分布容
量、C_cp，C_cp′……補償容量、CT……カウンタ。

Claims (1)

【特許請求の範囲】
1. １ 検出すべき物理量に応じて容量が変化する可
   変容量と、非反転入力端に前記容量の一端が接続
   され反転入力端に出力端の電圧と一定電圧との分
   圧電圧が印加された演算増幅器と、入力端に前記
   演算増幅器の出力が印加され出力端の電圧を論理
   素子を介してその電圧の反転相で前記可変容量の
   他端に印加するインバータと、前記演算増幅器の
   出力と前記インバータの出力との分圧点より前記
   演算増幅器の非反転入力端に接続された抵抗とを
   具備することを特徴とする容量式変換器。