JPH02274015A - ２重サンプルホールド回路 - Google Patents
２重サンプルホールド回路Info
- Publication number
- JPH02274015A JPH02274015A JP1095823A JP9582389A JPH02274015A JP H02274015 A JPH02274015 A JP H02274015A JP 1095823 A JP1095823 A JP 1095823A JP 9582389 A JP9582389 A JP 9582389A JP H02274015 A JPH02274015 A JP H02274015A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- hold circuit
- switch
- hold
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要〕
アナログ／ディジタル変換器の前段に接続するサンプル
ホールド回路に関し、 サンプルホールド回路のセットリング時間を低減するこ
とを目的とし、 アナログ／ディジタル変換器にアナログ入力信号を抽出
保持する第１のサンプルホールド回路と、該第１のサン
プルホールド回路と交互動作を行う第２のサンプルホー
ルド回路とからなり、該第１のサンプルホールド回路と
該第２のサンプルホールド回路とを上記アナログ／ディ
ジタル変換器に交互接続する第１のスイッチと第２のス
イッチとを備え、 該第１のサンプルホールド回路と第１のスイッチと、該
第２のサンプルホールド回路と第２のスイッチとを、サ
ンプルホールド制御回路により交互に切替制御するよう
に構成する。
ホールド回路に関し、 サンプルホールド回路のセットリング時間を低減するこ
とを目的とし、 アナログ／ディジタル変換器にアナログ入力信号を抽出
保持する第１のサンプルホールド回路と、該第１のサン
プルホールド回路と交互動作を行う第２のサンプルホー
ルド回路とからなり、該第１のサンプルホールド回路と
該第２のサンプルホールド回路とを上記アナログ／ディ
ジタル変換器に交互接続する第１のスイッチと第２のス
イッチとを備え、 該第１のサンプルホールド回路と第１のスイッチと、該
第２のサンプルホールド回路と第２のスイッチとを、サ
ンプルホールド制御回路により交互に切替制御するよう
に構成する。
本発明は、アナログ／ディジタル変換器の前段に接続す
るサンプルホールド回路に関する。
るサンプルホールド回路に関する。
アナログ信号をディジタル信号に変換するアナログ／デ
ィジタル変換器（Ａ／Ｄコンバータ）はアナログ信号を
抽出保持するため、前段にサンプルホールド回路を付加
接続していることが多い。
ィジタル変換器（Ａ／Ｄコンバータ）はアナログ信号を
抽出保持するため、前段にサンプルホールド回路を付加
接続していることが多い。
アナログ／ディジタル変換する場合、その変換時間はＡ
／Ｄコンバータによるところが大であるが、その前段に
設置されるサンプルホールド回路のセットリング（収束
）時間も、高速動作においては無視できないものであり
、このセットリング時間の低減が、連続サンプリング（
抽出）におけるアナログ／ディジタル変換の高速化に必
要となってきている。
／Ｄコンバータによるところが大であるが、その前段に
設置されるサンプルホールド回路のセットリング（収束
）時間も、高速動作においては無視できないものであり
、このセットリング時間の低減が、連続サンプリング（
抽出）におけるアナログ／ディジタル変換の高速化に必
要となってきている。
従来のＡ／Ｄコンバータのサンプルホールド回路の回路
構成図を第５図に示す。図において、１１はサンプルホ
ールド回路、１２はＡ／Ｄコンバータ、１３はサンプル
制御スイッチ、１４はコンデンサ、Ｉ５はバッファ・ア
ンプを示す。
構成図を第５図に示す。図において、１１はサンプルホ
ールド回路、１２はＡ／Ｄコンバータ、１３はサンプル
制御スイッチ、１４はコンデンサ、Ｉ５はバッファ・ア
ンプを示す。
サンプルホールド回路１１はサンプルパルスによりオン
オフするサンプル制御スイッチ１３と、アナログ入力電
圧を蓄積するコンデンサ１４と、出力帰還電圧と比較す
るバッファ・アンプ１５とからなる。
オフするサンプル制御スイッチ１３と、アナログ入力電
圧を蓄積するコンデンサ１４と、出力帰還電圧と比較す
るバッファ・アンプ１５とからなる。
Ａ／Ｄコンバータ１２はサンプルホールド回路１１から
抽出保持されたアナログ電圧をディジタル値に変換して
送出する回１路である。
抽出保持されたアナログ電圧をディジタル値に変換して
送出する回１路である。
アナログ入力信号電圧はサンプル制御スイッチ１３のオ
ンによりコンデンサ１４に蓄えられ、サンプル制御スイ
ッチ１３のオフにより蓄えられた入力電圧がバッファ・
アンプ１５に抽出保持され、Ａ／Ｄコンバータ１２に抽
出保持されたアナログ電圧が入力され、そのアナログ電
圧に応じたディジタル値が出力される。次に再びサンプ
ル制御スイッチ１３がオンすることにより、次の時点に
おけるアナログ電圧が入力されコンデンサ１４に蓄えら
れ、サンプル制御スイッチ１３のオフにより蓄えられた
次の入力電圧がバッファ・アンプ１５に抽出保持され、
Ａ／Ｄコンバーター２に抽出保持されたアナログ入力端
子が入力され、そのアナログ電圧に応じたディジタル値
が出力される。このようにサンプル制御スイッチ１３の
オンオフによりその都度のアナログ入力電圧を抽出保持
し、その入力電圧に応じたディジタル値を出力する。し
たがってアナログ入力端子の変化に応じてディジタル値
が出力され、アナログ信号をディジタル信号に変換する
ことができる。
ンによりコンデンサ１４に蓄えられ、サンプル制御スイ
ッチ１３のオフにより蓄えられた入力電圧がバッファ・
アンプ１５に抽出保持され、Ａ／Ｄコンバータ１２に抽
出保持されたアナログ電圧が入力され、そのアナログ電
圧に応じたディジタル値が出力される。次に再びサンプ
ル制御スイッチ１３がオンすることにより、次の時点に
おけるアナログ電圧が入力されコンデンサ１４に蓄えら
れ、サンプル制御スイッチ１３のオフにより蓄えられた
次の入力電圧がバッファ・アンプ１５に抽出保持され、
Ａ／Ｄコンバーター２に抽出保持されたアナログ入力端
子が入力され、そのアナログ電圧に応じたディジタル値
が出力される。このようにサンプル制御スイッチ１３の
オンオフによりその都度のアナログ入力電圧を抽出保持
し、その入力電圧に応じたディジタル値を出力する。し
たがってアナログ入力端子の変化に応じてディジタル値
が出力され、アナログ信号をディジタル信号に変換する
ことができる。
上記従来のサンプルホールド回路のアナログ信号抽出保
持特性図を第６図に示す。図において、Ｈはサンプル制
御スイッチのオフによる保持状態部チホールドモード状
態を示し、Ｓはサンプル制御スイッチのオンによる抽出
状態即ちサンプルモート状態を示す。
持特性図を第６図に示す。図において、Ｈはサンプル制
御スイッチのオフによる保持状態部チホールドモード状
態を示し、Ｓはサンプル制御スイッチのオンによる抽出
状態即ちサンプルモート状態を示す。
ホールドモード状態Ｈから次のホールドモード状態Ｈに
移行するサンプルモード状態Ｓの時間がセットリング（
収束）時間であり、このセットリング時間が大きいとＡ
／Ｄコンバータの高速動作に支障をきたす。
移行するサンプルモード状態Ｓの時間がセットリング（
収束）時間であり、このセットリング時間が大きいとＡ
／Ｄコンバータの高速動作に支障をきたす。
〔発明が解決しようとする課題］
従来のサンプルホールド回路ではホールドモードから次
のホールドモードまでの時間、即ちサンプルモードの時
間がセットリングに必要なため、連続サンプリングにお
けるＡ／Ｄ変換の高速化に支障を来す場合が生ずる。
のホールドモードまでの時間、即ちサンプルモードの時
間がセットリングに必要なため、連続サンプリングにお
けるＡ／Ｄ変換の高速化に支障を来す場合が生ずる。
本発明はサンプルホールド回路を２組用意し、これを片
方がホールドモードのとき他方をサンプルモードという
ように交互に切替動作させることにより、ホールドモー
ドから次のホールドモードまでのセットリング時間を低
減することを目的とする。
方がホールドモードのとき他方をサンプルモードという
ように交互に切替動作させることにより、ホールドモー
ドから次のホールドモードまでのセットリング時間を低
減することを目的とする。
（課題を解決するための手段〕
本発明の原理構成図を第１図に示す。図において、１は
第１のサンプルホールド回路、２は第２のサンプルホー
ルド回路、３は第１のスイッチ、４は第２のスイッチ、
５はインバータ、６はサンプルホールド制御回路、７は
Ａ／Ｄコンバータを示す。
第１のサンプルホールド回路、２は第２のサンプルホー
ルド回路、３は第１のスイッチ、４は第２のスイッチ、
５はインバータ、６はサンプルホールド制御回路、７は
Ａ／Ｄコンバータを示す。
サンプルホールド回路１はＡ／Ｄコンバータ７にアナロ
グ入力信号を抽出保持する第１のサンプルホールド回路
、サンプルホールド回路２は第１のサンプルホールド回
路１と交互動作を行い、Ａ／Ｄコンバータ７にアナログ
入力信号を抽出保持する第２のサンプルホールド回路、
第１のスイッチ３は第１のサンプルホールド回路１と接
続し、第２のスイッチ４は第２のサンプルホールド回路
２と接続し、スイッチ３と４は第１のサンプルホールド
回路ｌと第２のサンプルホールド回路２とをＡ／Ｄコン
バータ７に交互接続する。サンプルホールド制御回路６
は→第１のサンプルホールトロ路１と第１のスイッチ３
と、第２のサンプルホールド回路２と第２のスイッチ４
とを交互に切替接続するよう制御する。
グ入力信号を抽出保持する第１のサンプルホールド回路
、サンプルホールド回路２は第１のサンプルホールド回
路１と交互動作を行い、Ａ／Ｄコンバータ７にアナログ
入力信号を抽出保持する第２のサンプルホールド回路、
第１のスイッチ３は第１のサンプルホールド回路１と接
続し、第２のスイッチ４は第２のサンプルホールド回路
２と接続し、スイッチ３と４は第１のサンプルホールド
回路ｌと第２のサンプルホールド回路２とをＡ／Ｄコン
バータ７に交互接続する。サンプルホールド制御回路６
は→第１のサンプルホールトロ路１と第１のスイッチ３
と、第２のサンプルホールド回路２と第２のスイッチ４
とを交互に切替接続するよう制御する。
本発明のサンプルホールド回路の原理特性図を第２図に
示す。図において、■は第１のサンプルホールド回路１
の出力波形、■は第２のサンプルホールド回路２の出力
波形、■は第１のスイッチ３のオンオフ信号、■は第２
のスイッチ４のオンオフ信号、■はＡ／Ｄコンバータ７
への入力波形を示す。
示す。図において、■は第１のサンプルホールド回路１
の出力波形、■は第２のサンプルホールド回路２の出力
波形、■は第１のスイッチ３のオンオフ信号、■は第２
のスイッチ４のオンオフ信号、■はＡ／Ｄコンバータ７
への入力波形を示す。
第１のサンプルホールド回路１と第２のサンプルホール
ド回路２とを交互に動作するようにサンプルホールド制
御回路６より切替制御すれば、■と■の出力波形はサン
プルモードとホールドモードが交互に送出される。した
がって■と■の出力波形のホールドモードだけを取り出
すように、スイッチ３と４とのオンオフをサンプルホー
ルド制御回路６により切替制御する。■と■とのオン信
号のとき■と■との出力波形はホールドモード状態が抽
出される。Ａ／Ｄコンバータ７への入力波形■は■の出
力波形と■の出力波形のホールドモード部分が合成され
て人力される。即ち■の人力波形はスイッチ切替タイミ
ングを無視すれば、■と■の出力波形のサンプルモード
部分が殆ど消去され、Ａ／Ｄコンバータ７には連続した
ホールドモードの波形が入力される。
ド回路２とを交互に動作するようにサンプルホールド制
御回路６より切替制御すれば、■と■の出力波形はサン
プルモードとホールドモードが交互に送出される。した
がって■と■の出力波形のホールドモードだけを取り出
すように、スイッチ３と４とのオンオフをサンプルホー
ルド制御回路６により切替制御する。■と■とのオン信
号のとき■と■との出力波形はホールドモード状態が抽
出される。Ａ／Ｄコンバータ７への入力波形■は■の出
力波形と■の出力波形のホールドモード部分が合成され
て人力される。即ち■の人力波形はスイッチ切替タイミ
ングを無視すれば、■と■の出力波形のサンプルモード
部分が殆ど消去され、Ａ／Ｄコンバータ７には連続した
ホールドモードの波形が入力される。
本発明の実施例の回路構成図を第３図に示す。
図において、１．２はサンプルホールド回路、３゜４は
切替スイッチ、６は制御部、７はＡ／Ｄコンバータ、８
はサンプルホールド回路１の制御スイッチ、９はサンプ
ルホールド回路２の制御スイッチを示す。
切替スイッチ、６は制御部、７はＡ／Ｄコンバータ、８
はサンプルホールド回路１の制御スイッチ、９はサンプ
ルホールド回路２の制御スイッチを示す。
スイッチ８，３，９．４の制御信号をＡ、Ｂ。
Ｃ，Ｄとし、Ａ／Ｄコンバータ７の変換スタート信号を
Ｅとし、これらの信号Ａ、Ｂ、Ｃ，Ｄ、Ｅを制御部６よ
り切替制御信号として送出することにより、Ａ／Ｄコン
バータ７に連続して抽出されたサンプリング信号を挿入
することができる。
Ｅとし、これらの信号Ａ、Ｂ、Ｃ，Ｄ、Ｅを制御部６よ
り切替制御信号として送出することにより、Ａ／Ｄコン
バータ７に連続して抽出されたサンプリング信号を挿入
することができる。
実施例のタイミングチャートを第４図に示す。
図において、Ａはスイッチ日への制御信号、Ｂはスイッ
チ３への制御信号、Ｃはスイッチ９への制御信号、Ｄは
スイッチ４への制御信号、ＥはＡ／Ｄコンバータ７への
変換スタート信号とし、ＳＨｌはサンプルホールド回路
１の出力モード、ＳＨ２はサンプルホールド回路２の出
力モード、ＡＤはＡ／Ｄコンバータ７への入力モードを
示す。
チ３への制御信号、Ｃはスイッチ９への制御信号、Ｄは
スイッチ４への制御信号、ＥはＡ／Ｄコンバータ７への
変換スタート信号とし、ＳＨｌはサンプルホールド回路
１の出力モード、ＳＨ２はサンプルホールド回路２の出
力モード、ＡＤはＡ／Ｄコンバータ７への入力モードを
示す。
制御部６よりの切替制御信号により、スイッチ８とスイ
ッチ９は交互動作し、スイッチ３とスイッチ４とは交互
動作し、スイッチ８とスイッチ４とは同時動作し、スイ
ッチ９とスイッチ３とは同時動作する。スイッチの信号
切替と同時にＡ／Ｄコンバータ７へ変換スタート信号Ｅ
が送出されるが、スイッチの切替に必要な時間ｔだけ変
換開始が遅れる。
ッチ９は交互動作し、スイッチ３とスイッチ４とは交互
動作し、スイッチ８とスイッチ４とは同時動作し、スイ
ッチ９とスイッチ３とは同時動作する。スイッチの信号
切替と同時にＡ／Ｄコンバータ７へ変換スタート信号Ｅ
が送出されるが、スイッチの切替に必要な時間ｔだけ変
換開始が遅れる。
サンプルホールド回路１の送出信号はスイッチ８が開放
してスイッチ３が接続しているときコンデンサに蓄積さ
れているホールド信号電圧が送出されるが、そのときは
サンプルホールド回路２のスイッチ４が開放しているの
でサンプルホールド回路２からは信号は送出されない。
してスイッチ３が接続しているときコンデンサに蓄積さ
れているホールド信号電圧が送出されるが、そのときは
サンプルホールド回路２のスイッチ４が開放しているの
でサンプルホールド回路２からは信号は送出されない。
次にサンプルホールド回路１のスイッチ８が接続してス
イッチ３が開放しているときはサンプルホールド回路１
から信号は送出されないが、そのときはサンプルホール
ド回路２のスイッチ９が開放しスイッチ４が接続してい
るので、サンプルホールド回路２からはコンデンサに蓄
積されているホールド信号電圧が送出される。したがっ
てサンプルホールド回路１と２からは各々のコンデンサ
に蓄積されているホールド信号電圧が交互にＡ／Ｄコン
バータ７に送出される。このときスイッチの切替時間ｔ
たけ遅れてＡ／Ｄコンバータ７が変換開始するので、ホ
ールド信号電圧の切替によるコンバータのセットリング
時間は切替時間ｔだけの遅れで済む。尚第３図の実施例
の回路図のスイッチの接続状態はサンプルホールド回路
２からホールドモード信号が送出されているときの状態
を示す。
イッチ３が開放しているときはサンプルホールド回路１
から信号は送出されないが、そのときはサンプルホール
ド回路２のスイッチ９が開放しスイッチ４が接続してい
るので、サンプルホールド回路２からはコンデンサに蓄
積されているホールド信号電圧が送出される。したがっ
てサンプルホールド回路１と２からは各々のコンデンサ
に蓄積されているホールド信号電圧が交互にＡ／Ｄコン
バータ７に送出される。このときスイッチの切替時間ｔ
たけ遅れてＡ／Ｄコンバータ７が変換開始するので、ホ
ールド信号電圧の切替によるコンバータのセットリング
時間は切替時間ｔだけの遅れで済む。尚第３図の実施例
の回路図のスイッチの接続状態はサンプルホールド回路
２からホールドモード信号が送出されているときの状態
を示す。
第１図は本発明の原理構成図、第２図は本発明の原理特
性図、第３図は実施例の回路構成図、第４図は実施例の
タイミングチャート、第５図は従来例の回路構成図、第
６図は従来例の原理特性図を示す。 図において、１，２．１１はサンプルホールド回路、３
，４，８，９．１３はスイッチ、５はインバータ、６は
サンプルホールド制御回路、７．１２はＡ／Ｄコンバー
タ、１４はコンデンサ、１５はバッファ・アンプを示す
。 （発明の効果〕 本発明により、ホールドモードからサンプルモードへの
セットリング時間は殆ど無視でき、ホールドモードから
次のホールドモードへの移行時間が短縮され、連続サン
プリングにおけるアナログ／ディジタル変換の高速化が
図れる。
性図、第３図は実施例の回路構成図、第４図は実施例の
タイミングチャート、第５図は従来例の回路構成図、第
６図は従来例の原理特性図を示す。 図において、１，２．１１はサンプルホールド回路、３
，４，８，９．１３はスイッチ、５はインバータ、６は
サンプルホールド制御回路、７．１２はＡ／Ｄコンバー
タ、１４はコンデンサ、１５はバッファ・アンプを示す
。 （発明の効果〕 本発明により、ホールドモードからサンプルモードへの
セットリング時間は殆ど無視でき、ホールドモードから
次のホールドモードへの移行時間が短縮され、連続サン
プリングにおけるアナログ／ディジタル変換の高速化が
図れる。
Claims (1)
- 【特許請求の範囲】 アナログ／ディジタル変換器の前段に接続するサンプル
ホールド回路において、 アナログ／ディジタル変換器（７）にアナログ入力信号
を抽出保持する第１のサンプルホールド回路（１）と、
該第１のサンプルホールド回路（１）と交互動作を行う
第２のサンプルホールド回路（２）とからなり、 該第１のサンプルホールド回路（１）と該第２のサンプ
ルホールド回路（２）とを上記アナログ／ディジタル変
換器（７）に交互接続する第１のスイッチ（３）と第２
のスイッチ（４）とを備え、該第１のサンプルホールド
回路（１）と第１のスイッチ（３）と、該第２のサンプ
ルホールド回路（２）と第２のスイッチ（４）とを、サ
ンプルホールド制御回路（６）により交互に切替制御す
ることを特徴とする２重サンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1095823A JPH02274015A (ja) | 1989-04-14 | 1989-04-14 | ２重サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1095823A JPH02274015A (ja) | 1989-04-14 | 1989-04-14 | ２重サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274015A true JPH02274015A (ja) | 1990-11-08 |
Family
ID=14148129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1095823A Pending JPH02274015A (ja) | 1989-04-14 | 1989-04-14 | ２重サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274015A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05151921A (ja) * | 1991-11-29 | 1993-06-18 | Toshiba Corp | 電子ビーム照射装置および電気信号検出装置 |
| JP2010213043A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | トラックアンドホールド回路及びａ／ｄコンバータ |
| JP2019161324A (ja) * | 2018-03-08 | 2019-09-19 | 日本電信電話株式会社 | トラックアンドホールド回路 |
| JP2021044638A (ja) * | 2019-09-09 | 2021-03-18 | 株式会社東芝 | 電子回路 |
-
1989
- 1989-04-14 JP JP1095823A patent/JPH02274015A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05151921A (ja) * | 1991-11-29 | 1993-06-18 | Toshiba Corp | 電子ビーム照射装置および電気信号検出装置 |
| JP2010213043A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | トラックアンドホールド回路及びａ／ｄコンバータ |
| JP2019161324A (ja) * | 2018-03-08 | 2019-09-19 | 日本電信電話株式会社 | トラックアンドホールド回路 |
| JP2021044638A (ja) * | 2019-09-09 | 2021-03-18 | 株式会社東芝 | 電子回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960036340A (ko) | D/a 콘버터 | |
| WO2003023968A3 (en) | Low power cyclic a/d converter | |
| JPH03157012A (ja) | 電圧比較器 | |
| JPH11103422A (ja) | 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー | |
| JPH06294825A (ja) | 差動ｃｍｏｓピーク検出回路 | |
| JPH02274015A (ja) | ２重サンプルホールド回路 | |
| US6489914B1 (en) | RSD analog to digital converter | |
| JPS60501085A (ja) | 演算増幅器の改良されたスル−レ−トを達成するための回路 | |
| JP3108281B2 (ja) | デルタシグマ型ａｄ変換回路 | |
| TWI630791B (zh) | 通道放大器與應用於通道放大器的方法 | |
| JPH05151794A (ja) | サンプルホールド回路 | |
| JPS63269399A (ja) | トラツクホ−ルド回路 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPS59191931A (ja) | アナログ・デイジタル変換装置 | |
| JPH01181220A (ja) | 電圧比較回路 | |
| JPS56149188A (en) | Video switcher | |
| JPS61149491U (ja) | ||
| JPH01160113A (ja) | アナログ・ディジタル変換装置 | |
| JPH0215958B2 (ja) | ||
| JPH02273376A (ja) | 遅延制御回路 | |
| JPS62104221A (ja) | Ａ／ｄ変換器のドリフト補償回路 | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| JPS62118638A (ja) | 分周回路 | |
| JPH0366100A (ja) | サンプルホールド回路 | |
| JPS6370295A (ja) | デイジタル式音響遅延装置 |