JPH0432004A - フロッピーディスク装置用読取り回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、フロッピーディスク装置（以下ＦＤＤという
）用読取り回路、特にサドルを除去する構成の改良に関
する。

［従来の技術］ ポリエステル円板表面に磁性粉を塗布したフロッピーデ
ィスクは、大容量かつ書換え可能なメモリとしてコンピ
ュータやワードプロセッサ等の補助メモリに広く用いら
れている。フロッピーディスクでは、情報は残留磁化の
磁化変化として記録され、磁気ヘッドにより磁化変化が
電圧変化に変換されて読み出される。

第７図には、従来のＦＤＤ用読取り回路の構成が示され
ている。

この図においては、フロッピーディスク１０の面上に記
録された磁化変化を電圧変化として読み出す磁気ヘッド
１２と、磁気ヘッド１２によって読み出された電圧変化
を増幅する増幅器１４と、増幅器１４の出力を低域濾波
するローパスフィルタ１６と、ローパスフィルタ１６の
出力を微分する微分器１８と、微分器１８の出力のゼロ
クロスを検出して波形波信号を出力するコンパレータ２
０と、コンパレータ２０の出力を時間領域で濾波するタ
イムドメインフィルタ２２と、タイムドメインフィルタ
２２の出力からパルス信号を整形生成するパルス整形器
２４と、が示されている。

第８図には、この従来例の動作が示されている。

第８図（Ａ）において、フロッピーディスク１０の面上
には、矢印で示す磁化変化１００が記録されている。

磁気ヘッド１２は、この磁化変化１００を読み出し、増
幅器１４を介してローパスフィルタ１６に供給する。ロ
ーパスフィルタ１６から微分器１８に出力される電圧波
形は、第８図（Ｂ）に示されるような波形１０２となる
。波形１０２は、磁化変化１００が反転する部分にピー
クを有する波形となっている。

波形１０２を微分器１８により微分すると、第８図（Ｃ
）に示される微分波形１０４となる。更に、これをコン
パレータ２０に供給すると、第８図（Ｄ）に示されるよ
うな方形波信号１０６となる。すなわち、コンパレータ
２０は、第８図（Ｃ）に示される微分波形１０４のゼロ
クロスを検出し、このゼロクロス点において反転するよ
うな方形波信号１０６を作成する。

コンパレータ２０の出力である方形波信号１０６は、タ
イムドメインフィルタ２２を介してパルス整形器２４に
供給される。パルス整形器２４は、方形波信号１０６の
立上り／立下りに応じてパルス信号１０８を発生させ、
このパルス信号１０８が外部に出力されることとなる。

第９図には、タイムドメインフィルタ２２の動作が示さ
れている。

一般に、ＦＤＤ装置用読取り回路においては、読取りの
分解能を上げようとすると第９図（Ａ）に示されるよう
な波形の凹部、いわゆるサドル１１０が発生する。すな
わち、微分器１８からの出力される微分波形１０４には
、特にそのピーク近傍においてサドル１１０が発生する
ことになる。

このサドル１１０は、フロッピーディスク１０の面上に
おいて磁化変化１００かない部分に対応するものである
。すなわち、フロッピーディスク１０の面上の磁化一定
の領域では磁気ヘッド１２による読み出し電圧の変化が
ゼロであるため、微分器１８によりこれを微分するとゼ
ロ値に近くなる。

第９図（Ａ）に示されるような微分波形〕０４をコンパ
レータ２０に供給すると、第９図（Ｂ）に示されるよう
に、サドル１１０に対応したパルス１１２が発生してし
まう。

タイムドメインフィルタ２２は、このパルス１１２を除
去すべく、方形波信号１０６を時間領域で濾波するもの
である。すなわち、第９図（Ｂ）に示される方形信号１
０６を除去するためのデジタルフィルタ回路である。詳
細には、第９図（Ｂ）に示される方形信号１０６の立ち
上がり及び立ち下がりエッヂを論理微分を用いて検出し
たものに一定の遅延をかけてその時点における第９図（
Ｂ）の論理が前のパルスの論理に対して反転している時
に信号と判別する。

このように、従来においては、タイムドメインフィルタ
２２によってサドル１１０に対応するノイズであるパル
ス１１２が除去されていた。

［発明が解決しようとする課！ｆｉ］ しかしながら、従来のＦＤＤ用読取り回路においては、
サドルに応じて切り換えを要するローパスフィルタが必
要であったり、極端に大きなサドルは除去できないなど
の問題点かあった。

すなわち、比較的長い時間継続するサドルかある場合、
サドルと信号との間隔が狭くなりサドルの除去が不可能
になってくる。このような障害を除去するためにサドル
に応じて切り換えを要するローパスフィルタを設けねば
ならなかった。

一方、ハードディスク装置用読取り回路などにおいては
、いわゆるレベルスライス回路が用いられていたが、ハ
ードディスクからの訃出しに係る信号の振幅、いわゆる
出力振幅がほぼ一定であることを前提とした回路であり
、フロッピーディスクのような出力振幅の変動が大きい
媒体には適さない。

本発明は、このような問題点を解決することを課題とし
てなされたものであり、ＦＤＤ装置用読取り回路におけ
るタイムドメインフィルタを廃止し、かつフロッピーデ
ィスクの出力振幅変動に追従可能とすることを目的とす
る。

［課題を解決するための手段］ このような目的を達成するために、本発明は、磁気ヘッ
ドから出力される電圧信号を全波整流し、全波整流され
た電圧信号を平滑してしきい値を決定し、全波整流され
た電圧信号をしきい値と比較して、比較の結果に基づき
パルス信号を出力する可変レベルスライス回路と、可変
レベルスライス回路からのパルス信号を微分器の位相ず
れ時間に応じて遅延させ、このパルス信号によりコンパ
レータの動作を断続させる遅延回路と、を含むことを特
徴とする。

［作用］ 本発明のＦＤＤ用読取り回路においては、フロッピーデ
ィスク上に磁気記録された情報が電圧信号として磁気ヘ
ッドにより読み出され、更にこの電圧信号が微分器によ
り微分される。微分された電圧信号について、コンパレ
ータによりゼロクロスが検出され、方形波信号が生成さ
れる。更に、この方形波信号から、パルス整形器によっ
てパルス信号が生成出力される。一方で、磁気ヘッドか
ら読み出された電圧信号は、可変レベルスライス回路に
おいて全波整流され、全波整流された電圧信号が平滑さ
れてしきい値が決定される。また、可変レベルスライス
回路においては、全波整流された電圧信号がしきい値と
比較され、この比較の結果に基づいてパルス信号が出力
される。可変レベルスライス回路から出力されるパルス
信号は、遅延回路に供給され、この遅延回路は、微分器
の位相ずれ時間に応じてパルス信号を遅延させ、遅延さ
れたパルス信号によりコンパレータの動作が断続される
こととなる。

従って、フロッピーディスクから読み出された電圧信号
の整流・平滑値に応じて可変レベルスライス回路におけ
るしきい値か決定されるため、フロッピーディスクから
読み出された電圧信号に振幅変動が生じても、これに追
従し、かつ、レベルスライスを行って、サドルに係るノ
イズを除去することが可能となる。

［実施例〕 以下、本発明の好適な実施例を図面に基ついて説明する
。なお、第７図乃至第９図に示される従来例と同様の構
成には、同一の符号を付し説明を省略する。

第１図には、本発明の一実施例に係るＦＤＤ用読取り回
路の構成が示されている。

この図においては、ローパスフィルタ１６の出力がレベ
ルスライス回路２６に接続されており、レベルスライス
回路２６は、更に遅延回路２８、コンパレータ２０に順
次に接続されている。また、微分器１８は、遅延回路２
８に接続されている。

第２図には、本発明の特徴に係るレベルスライス回路２
６の構成か示されている。

この図においては、ローパスフィルタ１６からの差動電
圧が入力される全波整流回路３０及び３２が示されてい
る。また、この全波整流回路３０及び３２の入力には、
抵抗３４及び３６を介してそれぞれバイアス電源が接続
されており、従って、全波整流回路３０及び３２には、
バイアスされた差動電圧が入力される。

また、この図においては、バイアス電源に抵抗３８及び
４０を介して２個の入力端が接続された全波整流回路４
２が示されている。この全波整流回路４２の出力端は、
所定の抵抗比を有する抵抗４４及び４６を介して全波整
流回路３０の出力端に接続されており、全波整流回路３
０及び４２の出力端には平滑用コンデンサ４８が接続さ
れている。

、更に、この図においては、コンパレータ５０が示され
ており、このコンパレータ５０のプラス入力には余波整
流回路３２の出力端が、マイナス入力には全波整流回路
３０と全波整流回路４２の接続に係る抵抗４４及び４６
の接続点が、それぞれ接続されている。コンパレータ５
０の出力は、遅延回路２８に接続される。

更に、第３図には、レベルスライス回路２６に含まれる
全波整流回路３０，３２．４２の構成か示されている。

すなわち、全波整流回路３０．３２及び４２は、同様の
構成を有している。

第３図においては、トランジスタ５２と５４のコレクタ
及びエミッタかそれぞれ接続されており、コレクタ側に
は第１の定電流源５６か、エミッタ側には第２の定電流
源５８が、それぞれ接続されている。また、定電流源５
６及び５８には、クランプ回路６０が接続されている。

トランジスタ５２及び５４のベースには、それぞれ抵抗
６２及び６４を介してトランジスタ６６及び６８のエミ
ッタが接続されている。このトランジスタ６６及び６８
のエミッタには、定電流源７０及び７２がそれぞれ接続
されている。

トランジスタ６６及び６８のベースは、それぞれ全波整
流回路の入力端となっており、トランジスタ５２及び５
４のエミッタは、それぞれ出力端となっている。

第４図には、第３図に示される全波整流回路の動作が示
されている。

第３図に示される全波整流回路に、第４図（Ａ）及び（
Ｂ）に示されるような差動入力１１８及び１２０があっ
たものとする。すると、差動入力１１８及び１２０は、
それぞれトランジスタ６６及び６８を介してトランジス
タ５２及び５４のベースに入力される。トランジスタ５
２及び５４のエミッタからの出力は、第４図（Ｃ）にお
いて破線で示される波形１２２のようになる。すなわち
、全波整流波形となる。

この波形１２２が、例えばコンデンサ４７または４８に
供給され平滑されると、第４図（Ｃ）に示される波形１
２４のような平滑された波形となる。

ここで、第４図（Ａ）及び（Ｂ）に示されるように、ピ
ークパルス１２６及び１２８が作動人力１１８及び１２
０に重畳した場合を考える。すると、これに応じてピー
クパルス１３０が全波整流波形１２２に発生する。ここ
で、第３図に示される全波整流回路が第１の電流源５６
及び第２の電流源５８により定電流で駆動されているた
め、トランジスタ５２及び５４のエミッタからの出力に
係る全波整流波形１２２におけるピークパルス１３０は
、コンデンサ４８による平滑波形１２４にほとんど寄与
しない。

従って、第３図に示される全波整流回路によれば、作動
人力１１８及び１２０に重畳したピークパルス１２６及
び１２８の影響を除去することかできる。

このような構成を有する全波整流回路を、第２図におけ
る余波整流回路３０．３２及び４２に用いることにより
、第２図に示されるレベルスライス回路２６は、第５図
に示されるような動作となる。

例えば、全波整流回路３０及び３２の入力波形が第５図
（Ａ）に示される正弦波１３２及びこれと差動する波形
を仮定する。この場合、全波整流回路３０及び３２から
出力される電圧波形１３４は、第５図（Ｂ）に示される
ように、共に全波整流波形となる。これらのうち、全波
整流回路３０の出力は、コンデンサ４８により平滑され
、第５図（Ｃ）に示されるように全波整流回路３０の入
力に係る波形１３２の振幅に応じた実効値を有する平滑
波形１３６となる。

一方、全波整流回路４２の出力は、入力がバイアス電源
に抵抗３８及び４０を介して接続されていて定電圧回路
になっているため第５図（Ｄ）に示されるような直流電
圧１３８となる。

このような波形１３６及び１３８がそれぞれ全波整流回
路３０及び４２から出力され、抵抗４４及び４６に供給
されると、コンパレータ５０のマイナス入力には直流電
圧が入力されることになる。

すなわち、余波整流回路３０への差動入力の振幅に応じ
て、コンパレータ５０のマイナス入力に係る直流電圧の
値が決定されることとなる。また、抵抗４４及び４６の
値は、この電圧が全波整流回路３０及び４２の出力電圧
の合計に対して３０〜４０％程度となるよう設定される
。この図においては、抵抗４４は、抵抗４６の倍の値の
抵抗を有するように設定されている。

一方で、コンパレータ５０のプラス入力には、全波整流
回路３２から出力される電圧波形１３４が入力されてい
る。従って、コンパレータ５０１；おける比較の結果出
力される電圧は、第５図（Ｅ）に示されるように、波形
１３４がコンパレータ５０のマイナス入力に係る直流電
圧を上回る部分において発生するパルス１４０となる。

第６図には、このような構成及び動作を有するレベルス
ライス回路２６を採用している本実施例の動作が、タイ
ミングチャートとして示されている。

第６図においては、フロッピーディスク１０から磁気ヘ
ッド１２によって読み出され、増幅器１４及びローパス
フィルタ１６を介して微分器１８に供給される電圧信号
は、例えば第６図（Ａ）に示されるような波形１４２と
なる。

一方で、この波形１４２は、本発明の特徴に係るレベル
スライス回路２６にも入力される。

レベルスライス回路２６は、波形１４２が差動入力され
ると、前述のような動作により波形１４２の整流・平滑
値に応じてしきい値を決定し、二のしきい値と、波形１
４２の全波整流波形（全波整流回路３２の出力）を比較
する。このしきい値比較の結果、レベルスライス回路２
６のコンパレータ５０からはパルス信号が出力される。

このパルス信号は、遅延回路２８に供給され、所定時間
だけ遅延される。すなわち、遅延回路２８は、パルス信
号を遅延させ、ＴＳ６図（Ｂ）に示されるような信号１
４６を生成する。この遅延時間Δｔは、微分回路１８の
位相ずれ時間に相当する。

一方で、微分回路１８による微分波形は、第６図（Ｃ）
に示されるような波形１４４となる。このような波形１
４４は、コンパレータ２０に入力される。

コンパレータ２０には、前述のよう、に遅延回路２８か
ら出力される波形１４６も供給されている。

コンパレータ２０は、波形１４４がゼロクロスする部分
のうち、波形１４６がＨレベルをとる部分のみをゼロク
ロスとして検出し、第６図（Ｄ）に示されるような波形
１４８を生成してパルス整形器２４に出力する。

パルス整形器２４は、この波形１４８を微分して第６図
（Ｅ）に示されるような立上り／立下りパルス１５０を
生成し、これを整形して第６図（Ｆ）に示されるパルス
１５２を生成する。

従って、この実施例においては、フロッピーディスク１
０の面上における磁化が一定の部分において生じるサド
ルの影響を除去してパルス１５２を生成することができ
る。すなわち、波形１４２がピークとなっているときの
み、波形１４８が反転し得る。また、フロッピーディス
ク１０からの読出しに係る電圧信号１４２の振幅、すな
わち出力振幅が変動した場合にも、レベルスライス回路
２６の全波整流回路３０の出力により、しきい値が決定
されるため、この出力振幅変動に追従することができる
。

また、従来のタイムドメインフィルタを用いた構成に比
べ、長時間継続するサドルに対応することができる。す
なわち、サドルマージンを大きく取ることができる。

更に、同様の理由から、ローパルスフィルタ１６として
サドルに応じて切り換えを要するフィルタを用いる必要
がなくなる。

〔発明の効果］ 以上説明したように、本発明によれば、フロッピーディ
スクの読出しに係る電圧信号の振幅が変動した場合にも
、これに追従することが可能であり、更に長時間継続す
るサドルに対してもその影響を排除することが可能でサ
ドルマージンを大きく取ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係るフロッピーディスク
装置用読取り回路の構成を示すブロック図、 第２図は、この実施例におけるレベルスライス回路の構
成を示すブロック図、 第３図は、この実施例における全波整流回路の構成を示
す回路図、 第４図は、この実施例における全波整流回路の動作を示
す波形図であって、第４図（Ａ）及び（Ｂ）は作動入力
の波形図、第４図（Ｃ）は整流及び平滑波形図、 第５図は、レベルスライス回路の動作を示す波形図であ
って、第５図（Ａ）は入力波形図、第５図（Ｂ）は全波
整流波形図、第５図（Ｃ）は軒流及び平滑波形図、第５
図（Ｄ）は直流電圧図、第５図（Ｅ）はレベルスライス
回路のコンパレータの出力パルス図、 第６図は、本実施例の動作を示すタイミングチャート図
であって、第６図（Ａ）はフロッピーディスクからの読
出しに係る電圧信号の波形図、第６図（Ｂ）は遅延回路
の出力に係る方形波信号波形図、第６図（Ｃ）は微分器
からの出力に係る波形図、第６図（Ｄ）はコンパレータ
の出力波形図、第６図（Ｅ）はコンパレータ出力を微分
した信号の波形図、第６図（Ｆ）はパルス整形器から出
力されるパルスの波形図、 第７図は、従来のフロッピーディスク装置用読取り回路
の構成を示すブロック図、 第８図は、この従来例の動作を示すタイミングチャート
図であって、第８図（Ａ）はフロッピーディスク上での
磁化変化図、第８図（Ｂ）はフロッピーディスクから読
み出された電圧信号の波形図、第８図（Ｃ）はフロッピ
ーディスクから読み出された電圧信号の微分波形図、第
８図（Ｄ）はコンパレータの出力波形図、第８図（Ｅ）
はパルス整形器の出力波形図、 第９図は、タイムドメインフィルタの動作を示すタイミ
ングチャート図であって、第９図（Ａ）は微分器の出力
波形図、第９図（Ｂ）はコンパレータの出力波形図、第
９図（Ｃ）はタイムドメインフィルタの出力波形図であ
る。 １０　・・・　フロッピーディスク １２　・・・　磁気ヘッド １８　・・・　微分器 ２０　・・・　コンパレータ ２４　・・・　パルス整形器 ２６　・・・　レベルスライス回路 ２８　・・・　遅延回路

Claims (1)

1. 【特許請求の範囲】 フロッピーディスク上に磁気記録された情報を電圧信号
   として読み出す磁気ヘッドと、この電圧信号を微分する
   微分器と、微分された電圧信号のゼロクロスを検出して
   方形波信号を出力するコンパレータと、この方形波信号
   を整形してパルス信号を出力するパルス整形器と、を有
   するフロッピーディスク装置用読取り回路において、 磁気ヘッドから出力される電圧信号を全波整流し、全波
   整流された電圧信号を平滑してしきい値を決定し、全波
   整流された電圧信号をしきい値と比較して、比較の結果
   に基づきパルス信号を出力する可変レベルスライス回路
   と、 可変レベルスライス回路からのパルス信号を微分器の位
   相ずれ時間に応じて遅延させ、このパルス信号によりコ
   ンパレータの動作を断続させる遅延回路と、 を含むことを特徴とするフロッピーディスク装置用読取
   り回路。