JPH04320322A - レジストパターンの作製方法 - Google Patents
レジストパターンの作製方法Info
- Publication number
- JPH04320322A JPH04320322A JP3088721A JP8872191A JPH04320322A JP H04320322 A JPH04320322 A JP H04320322A JP 3088721 A JP3088721 A JP 3088721A JP 8872191 A JP8872191 A JP 8872191A JP H04320322 A JPH04320322 A JP H04320322A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- silylated
- pattern
- resist film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、レジストパターンの
作製方法に関する。さらに詳しくは、シリル化レジスト
層から構成されるレジストパターンの作製方法に関し、
ことに超LSIの製造に用いられる。
作製方法に関する。さらに詳しくは、シリル化レジスト
層から構成されるレジストパターンの作製方法に関し、
ことに超LSIの製造に用いられる。
【0002】
【従来の技術】従来のレジストパターンの作製方法は、
まず図3(a)に示すように素子形成用の薄膜12が積
層された基板11の上に感光性のレジスト膜13を形成
し、次に図3(b)に示すように基板の上方にマスク板
14を配置してレジスト膜13を所定パターンに露光し
、次に図3(c)に示すようにシリル化剤のHMDS(
ヘキサメチルジシラザン)雰囲気中に基板を配置して加
熱することによってレジスト膜13の露光領域をシリル
化してシリル化レジスト層17に変換し、次に図3(d
)に示すようにO2を用いるRIE法によって現像して
シリル化レジスト層17とその下方の非シリル化レジス
ト層とからなるレジストパターンを作製して行われてい
る。
まず図3(a)に示すように素子形成用の薄膜12が積
層された基板11の上に感光性のレジスト膜13を形成
し、次に図3(b)に示すように基板の上方にマスク板
14を配置してレジスト膜13を所定パターンに露光し
、次に図3(c)に示すようにシリル化剤のHMDS(
ヘキサメチルジシラザン)雰囲気中に基板を配置して加
熱することによってレジスト膜13の露光領域をシリル
化してシリル化レジスト層17に変換し、次に図3(d
)に示すようにO2を用いるRIE法によって現像して
シリル化レジスト層17とその下方の非シリル化レジス
ト層とからなるレジストパターンを作製して行われてい
る。
【0003】
【発明が解決しようとする課題】上記従来のレジストシ
リル化プロセスは、シリル化剤の拡散が光のエネルギー
分布に依存するため露光中央部でシリル化レジスト層が
厚くなることが知られている。また、シリル化レジスト
層の形状が露光条件とシリル化剤の熱拡散条件で決定さ
れるため、図5に示すようにシリル化レジスト層の厚み
が線幅が約1μmまでのパターン寸法で変化し、大きい
パターンではシリル化レジスト層の厚みが厚くなる。図
4(e)及び(f)に示すように大きいパターンでシリ
ル化レジスト層を除去するようにCF4+O2アッシン
グを行うと、素子形成用の薄膜パターン12の後退や基
板の後退を起こすという問題がある。
リル化プロセスは、シリル化剤の拡散が光のエネルギー
分布に依存するため露光中央部でシリル化レジスト層が
厚くなることが知られている。また、シリル化レジスト
層の形状が露光条件とシリル化剤の熱拡散条件で決定さ
れるため、図5に示すようにシリル化レジスト層の厚み
が線幅が約1μmまでのパターン寸法で変化し、大きい
パターンではシリル化レジスト層の厚みが厚くなる。図
4(e)及び(f)に示すように大きいパターンでシリ
ル化レジスト層を除去するようにCF4+O2アッシン
グを行うと、素子形成用の薄膜パターン12の後退や基
板の後退を起こすという問題がある。
【0004】この発明は、上記問題を解決するためにな
されたものであって、線幅が大きくなってもシリル化レ
ジスト層の厚さが必要以上に厚くならず均一であり、レ
ジストパターンを使用後除去するアッシング工程におい
て素子形成用薄膜パターンや基板の後退を起こすことな
くレジストパターンを除去することのできるレジストパ
ターンの作製方法を提供しようとするものである。
されたものであって、線幅が大きくなってもシリル化レ
ジスト層の厚さが必要以上に厚くならず均一であり、レ
ジストパターンを使用後除去するアッシング工程におい
て素子形成用薄膜パターンや基板の後退を起こすことな
くレジストパターンを除去することのできるレジストパ
ターンの作製方法を提供しようとするものである。
【0005】
【課題を解決するための手段】この発明によれば、(a
)素子形成用の薄膜が積層された基板上に所定膜厚の非
感光性の第1レジスト膜を形成する工程と、(b)この
上に所定膜厚の感光性の第2レジスト膜を形成する工程
と、(c)第2レジスト膜を所定パターンに露光し、シ
リル化剤雰囲気中でこの基板を加熱することによって第
2レジスト膜の所定パターンの露光領域をシリル化レジ
スト層に変換する工程と、(e)ドライ現像法によって
第2レジスト膜を現像してシリル化レジスト層と第1レ
ジスト膜のシリル化レジスト層下方のみを残してレジス
トパターンを形成する工程とからなるレジストパターン
の作製方法が提供される。
)素子形成用の薄膜が積層された基板上に所定膜厚の非
感光性の第1レジスト膜を形成する工程と、(b)この
上に所定膜厚の感光性の第2レジスト膜を形成する工程
と、(c)第2レジスト膜を所定パターンに露光し、シ
リル化剤雰囲気中でこの基板を加熱することによって第
2レジスト膜の所定パターンの露光領域をシリル化レジ
スト層に変換する工程と、(e)ドライ現像法によって
第2レジスト膜を現像してシリル化レジスト層と第1レ
ジスト膜のシリル化レジスト層下方のみを残してレジス
トパターンを形成する工程とからなるレジストパターン
の作製方法が提供される。
【0006】この発明においては、(a)素子形成用の
薄膜が積層された基板上に所定膜厚の非感光性の第1レ
ジスト膜を形成する。上記素子形成用の薄膜は、この発
明のレジストパターンをマスクにしてエッチングし素子
を形成するためのものであって、例えば酸化シリコン膜
、多結晶シリコン、Al系金属膜等を挙げることができ
る。
薄膜が積層された基板上に所定膜厚の非感光性の第1レ
ジスト膜を形成する。上記素子形成用の薄膜は、この発
明のレジストパターンをマスクにしてエッチングし素子
を形成するためのものであって、例えば酸化シリコン膜
、多結晶シリコン、Al系金属膜等を挙げることができ
る。
【0007】第1レジスト膜は、下地となる基板の素子
形成用の薄膜の凹凸を平坦化すると共に第2レジスト膜
の露光工程において下地からの反射光を滅じて露光を均
一にするためのものであって、所定膜厚を有する非感光
性のレジスト膜が好ましい。
形成用の薄膜の凹凸を平坦化すると共に第2レジスト膜
の露光工程において下地からの反射光を滅じて露光を均
一にするためのものであって、所定膜厚を有する非感光
性のレジスト膜が好ましい。
【0008】所定膜厚は、通常1.5〜2.0μmが好
ましい。0.5μm未満では、下地からの反射光を滅じ
ることができないので好ましくない。非感光性のレジス
ト膜は、非感光性のレジストを基板に塗布して形成して
もよいが、感光性のレジストを基板に塗布して感光性の
レジスト膜を形成しこれを例えば加熱等の処理に付すこ
とによって非感光性のレジスト膜に変換して形成しても
よい。
ましい。0.5μm未満では、下地からの反射光を滅じ
ることができないので好ましくない。非感光性のレジス
ト膜は、非感光性のレジストを基板に塗布して形成して
もよいが、感光性のレジストを基板に塗布して感光性の
レジスト膜を形成しこれを例えば加熱等の処理に付すこ
とによって非感光性のレジスト膜に変換して形成しても
よい。
【0009】この発明においては、(b)この上に所定
膜厚の感光性の第2レジスト膜を形成する。第2レジス
ト膜は、シリル化レジスト層を形成するためのものであ
って、所定膜厚を有する感光性のレジスト膜が好ましい
。
膜厚の感光性の第2レジスト膜を形成する。第2レジス
ト膜は、シリル化レジスト層を形成するためのものであ
って、所定膜厚を有する感光性のレジスト膜が好ましい
。
【0010】所定膜厚は、0.2〜0.5μmが好まし
い。0.1μm未満では、シリル化して形成されるシリ
ル化レジスト層が現像の工程において除去されてしまう
ので好ましくなく、1.0μm超ではシリル化して形成
されるシリル化レジスト層の厚さが大きくなりレジスト
パターンを除去するアッシングの工程において基板の後
退が起こるので好ましくない。
い。0.1μm未満では、シリル化して形成されるシリ
ル化レジスト層が現像の工程において除去されてしまう
ので好ましくなく、1.0μm超ではシリル化して形成
されるシリル化レジスト層の厚さが大きくなりレジスト
パターンを除去するアッシングの工程において基板の後
退が起こるので好ましくない。
【0011】この発明においては、(c)第2レジスト
膜を所定パターンに露光し、シリル化剤雰囲気中で基板
を加熱することによって第2レジスト膜の所定パターン
の露光領域をシリル化レジスト層に変換する。
膜を所定パターンに露光し、シリル化剤雰囲気中で基板
を加熱することによって第2レジスト膜の所定パターン
の露光領域をシリル化レジスト層に変換する。
【0012】上記露光は、第2レジスト膜にシリル化剤
によってシリル化しうる領域を形成するためのものであ
って、第2レジスト膜に所定パターンの光を照射して行
われ、シリル化に対する反応性の高い領域を形成するこ
とができる。
によってシリル化しうる領域を形成するためのものであ
って、第2レジスト膜に所定パターンの光を照射して行
われ、シリル化に対する反応性の高い領域を形成するこ
とができる。
【0013】第2レジスト膜に露光された光は、その一
部が、第2レジスト膜及びその下の第1レジスト膜を透
過し、更にその下の素子形成用の薄膜で反射される。し
かし、この反射光は第1レジスト膜によって吸収するこ
とができ、第2レジスト膜は、反射の影響を受けず所定
パターンに均一に露光することができる。
部が、第2レジスト膜及びその下の第1レジスト膜を透
過し、更にその下の素子形成用の薄膜で反射される。し
かし、この反射光は第1レジスト膜によって吸収するこ
とができ、第2レジスト膜は、反射の影響を受けず所定
パターンに均一に露光することができる。
【0014】シリル化剤は、レジスト膜の露光領域のみ
をシリル化するためのものであって、例えばヘキサメチ
ルジシラザン(HMDS)等を用いることができる。シ
リル化剤雰囲気は、シリル化剤のみで形成してもよいが
不活性ガスと混合して形成してもよい。上記加熱は、露
光領域をシリル化するためのものであって、通常160
〜180℃で行われる。上記シリル化レジスト層は、第
2レジスト膜の反応性の高められた露光領域をシリル化
剤と反応させて形成され、非露光領域の非シリル化レジ
スト層と共に第2レジスト膜を構成する。
をシリル化するためのものであって、例えばヘキサメチ
ルジシラザン(HMDS)等を用いることができる。シ
リル化剤雰囲気は、シリル化剤のみで形成してもよいが
不活性ガスと混合して形成してもよい。上記加熱は、露
光領域をシリル化するためのものであって、通常160
〜180℃で行われる。上記シリル化レジスト層は、第
2レジスト膜の反応性の高められた露光領域をシリル化
剤と反応させて形成され、非露光領域の非シリル化レジ
スト層と共に第2レジスト膜を構成する。
【0015】この発明においては、(e)ドライ現像法
によって第2レジスト膜を現像してシリル化レジスト層
と第1レジスト膜のシリル化レジスト層下方のみを残し
てレジストパターンを形成する。上記ドライ現像法は、
シリル化レジスト層及びその下方の非シリル化レジスト
層を残し、この他の非シリル化レジスト層を除去するた
めのものであって、例えばO2を用いるRIE法等によ
って行うことができる。
によって第2レジスト膜を現像してシリル化レジスト層
と第1レジスト膜のシリル化レジスト層下方のみを残し
てレジストパターンを形成する。上記ドライ現像法は、
シリル化レジスト層及びその下方の非シリル化レジスト
層を残し、この他の非シリル化レジスト層を除去するた
めのものであって、例えばO2を用いるRIE法等によ
って行うことができる。
【0016】形成されたレジストパターンは、マスクと
して用いられ素子形成用の薄膜をエッチングしパターン
化して素子を形成することができる。
して用いられ素子形成用の薄膜をエッチングしパターン
化して素子を形成することができる。
【0017】
【作用】非感光性の第1レジスト膜上に積層された所定
膜厚の感光性の第2レジスト膜が所定膜厚に相当する均
一な膜厚でシリル化される。
膜厚の感光性の第2レジスト膜が所定膜厚に相当する均
一な膜厚でシリル化される。
【0018】
【実施例】この発明の実施例を図面を用いて説明する。
まず図1(a)に示すように、表面に素子形成用の薄膜
(酸化シリコン)が積層された基板1の上に膜厚150
00Åの感光性のレジスト膜(日本合成ゴム社製、PL
ASMASK)を塗布し160℃で熱処理をして非感光
性に変換して第1レジスト膜3を形成する。
(酸化シリコン)が積層された基板1の上に膜厚150
00Åの感光性のレジスト膜(日本合成ゴム社製、PL
ASMASK)を塗布し160℃で熱処理をして非感光
性に変換して第1レジスト膜3を形成する。
【0019】次に図1(b)に示すように、この上に膜
厚2000Åの感光性の第2レジスト膜4を形成する。
厚2000Åの感光性の第2レジスト膜4を形成する。
【0020】次に図1(c)に示すように、基板1の上
方にマスク板5を設置し第2レジスト膜4に所定パター
ンの光6を露光する。
方にマスク板5を設置し第2レジスト膜4に所定パター
ンの光6を露光する。
【0021】次に図1(d)に示すように、HMDS(
ヘキサメチルジシラザン)7の雰囲気中に、基板1を配
置し160℃に加熱することによって第2レジスト膜4
の露光領域をシリル化レジスト層8に変換する。
ヘキサメチルジシラザン)7の雰囲気中に、基板1を配
置し160℃に加熱することによって第2レジスト膜4
の露光領域をシリル化レジスト層8に変換する。
【0022】次に図2(e)に示すように、O2を用い
るRIE法によって現像することによってシリル化レジ
スト層8とその下方のみの第1レジスト膜3’からなる
レジストパターンを作製する。得られたレジストパター
ンは、均一な厚さを有するものである。
るRIE法によって現像することによってシリル化レジ
スト層8とその下方のみの第1レジスト膜3’からなる
レジストパターンを作製する。得られたレジストパター
ンは、均一な厚さを有するものである。
【0023】更に図2(f)及び(g)に示すように、
このレジストパターンをマスクにして素子形成用の膜2
をエッチングし、この後にCF4とO2ガスを用いるア
ッシングでレジストパターンを除去し素子形成用薄膜の
パターン2’を形成する。
このレジストパターンをマスクにして素子形成用の膜2
をエッチングし、この後にCF4とO2ガスを用いるア
ッシングでレジストパターンを除去し素子形成用薄膜の
パターン2’を形成する。
【0024】この結果レジストパターンの厚さが均一な
ため均一なアッシングができ、素子形成用薄膜のパター
ンや基板を不要にエッチングして後退させる現像は改善
が認められた。
ため均一なアッシングができ、素子形成用薄膜のパター
ンや基板を不要にエッチングして後退させる現像は改善
が認められた。
【0025】
【発明の効果】この発明によれば、大きな線幅のレジス
トパターンでもシリル化レジスト層の厚さが必要以上に
厚くならず均一であり、レジストパターンを使用後除去
するアッシング工程において素子形成用薄膜パターンや
基板の後退を起すことなく除去することのできるレジス
トパターンの作製方法を提供することができる。
トパターンでもシリル化レジスト層の厚さが必要以上に
厚くならず均一であり、レジストパターンを使用後除去
するアッシング工程において素子形成用薄膜パターンや
基板の後退を起すことなく除去することのできるレジス
トパターンの作製方法を提供することができる。
【図1】この発明の実施例で作製したレジストパターン
の作製工程説明図である。
の作製工程説明図である。
【図2】この発明の実施例で作製したレジストパターン
の作製工程説明図である。
の作製工程説明図である。
【図3】従来のレジストパターンの作製工程説明図であ
る。
る。
【図4】従来のレジストパターンの作製工程説明図であ
る。
る。
【図5】従来のレジストパターンの作製工程におけるマ
スク板のパターン線幅とシリル化レジスト層の厚さとの
関係の図である。
スク板のパターン線幅とシリル化レジスト層の厚さとの
関係の図である。
1 基板
2 素子形成用の薄膜
2’ 素子形成用の薄膜のパターン
3,3’ 第1レジスト膜
4 第2レジスト膜
5 マスク板
6 光
7 ヘキサメチルジシラザン
8 シリル化レジスト層
Claims (1)
- 【請求項1】 (a) 素子形成用の薄膜が積層され
た基板上に所定膜厚の非感光性の第1レジスト膜を形成
する工程と、(b) この上に所定膜厚の感光性の第2
レジスト膜を形成する工程と、(c) 第2レジスト膜
を所定パターンに露光し、シリル化剤雰囲気中でこの基
板を加熱することによって第2レジスト膜の所定パター
ンの露光領域をシリル化レジスト層に変換する工程と、
(e) ドライ現像法によって第2レジスト膜を現像し
てシリル化レジスト層と第1レジスト膜のシリル化レジ
スト層下方のみを残してレジストパターンを形成する工
程とからなるレジストパターンの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088721A JPH04320322A (ja) | 1991-04-19 | 1991-04-19 | レジストパターンの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088721A JPH04320322A (ja) | 1991-04-19 | 1991-04-19 | レジストパターンの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320322A true JPH04320322A (ja) | 1992-11-11 |
Family
ID=13950770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3088721A Pending JPH04320322A (ja) | 1991-04-19 | 1991-04-19 | レジストパターンの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320322A (ja) |
-
1991
- 1991-04-19 JP JP3088721A patent/JPH04320322A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486424A (en) | Silylated photoresist layer and planarizing method | |
| US5756256A (en) | Silylated photo-resist layer and planarizing method | |
| US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
| US4499177A (en) | Method of manufacturing a semiconductor device | |
| US6833326B2 (en) | Method for forming fine patterns in semiconductor device | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPH04320322A (ja) | レジストパターンの作製方法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0684787A (ja) | 多層レジストのパターン形成方法 | |
| JPS6213813B2 (ja) | ||
| JPS61116838A (ja) | レジストパタ−ン形成方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| US5498769A (en) | Method for thermally treating resist film and forming undercut pattern | |
| JPH0229657A (ja) | 半導体装置の製造方法 | |
| JP3441439B2 (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPS63115337A (ja) | フオトレジストの処理方法 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPS63164319A (ja) | レジストパタ−ン形成方法 | |
| JP2583987B2 (ja) | 半導体装置の製造方法 | |
| JPH03226758A (ja) | パターン形成方法 | |
| JPH04333219A (ja) | 多層レジストパターン形成方法 | |
| JPH04323828A (ja) | 半導体装置の製造方法 | |
| JPH0484430A (ja) | 半導体装置の製造方法 |