JPH0484430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0484430A JPH0484430A JP2199554A JP19955490A JPH0484430A JP H0484430 A JPH0484430 A JP H0484430A JP 2199554 A JP2199554 A JP 2199554A JP 19955490 A JP19955490 A JP 19955490A JP H0484430 A JPH0484430 A JP H0484430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- patterns
- pattern
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にドライエツ
チングによる膜のパターニング方法に関する。
チングによる膜のパターニング方法に関する。
従来の半導体装置の製造方法における、導電膜のパター
ニングは、第３図（ａ）に示すように、半導体基板１上
にアルミ膜２を形成後、アルミ膜２の上にフォトレジス
ト３を塗布し、所定のマスクを通して露光した後、現像
し、同図（ｂ）のようにレジスト膜のパターン３を形成
する。しかる後にドライエツチングにより、第３図（Ｃ
）のように、レジスト膜３でマスクされていない部分の
アルミ膜を除去することで、アルミの導ＩＥ膜パターン
が実現される。
ニングは、第３図（ａ）に示すように、半導体基板１上
にアルミ膜２を形成後、アルミ膜２の上にフォトレジス
ト３を塗布し、所定のマスクを通して露光した後、現像
し、同図（ｂ）のようにレジスト膜のパターン３を形成
する。しかる後にドライエツチングにより、第３図（Ｃ
）のように、レジスト膜３でマスクされていない部分の
アルミ膜を除去することで、アルミの導ＩＥ膜パターン
が実現される。
ドライエツチング後のパターンの断面形状は、ドライエ
ツチングの特性に依存し、第４図の下部拡がりの順テー
パー形状、第５図の垂直形状、第６図の下部挟まりの逆
テーパ形状がある。第４図の順テーパー形状は、エツチ
ング生成物をパターンの側面に付着させ、エツチングの
マスクとしながらエツチングする機構を利用しているた
め、パターンの下部や、下地の段差部（図示されていな
い）でエツチング残りが生じやすい。一方、混合ガスな
どによるエツチング生成分が付着しない方法を用いると
、第５図の垂直形状または第６図の逆テーパー形状にエ
ツチングされる。
ツチングの特性に依存し、第４図の下部拡がりの順テー
パー形状、第５図の垂直形状、第６図の下部挟まりの逆
テーパ形状がある。第４図の順テーパー形状は、エツチ
ング生成物をパターンの側面に付着させ、エツチングの
マスクとしながらエツチングする機構を利用しているた
め、パターンの下部や、下地の段差部（図示されていな
い）でエツチング残りが生じやすい。一方、混合ガスな
どによるエツチング生成分が付着しない方法を用いると
、第５図の垂直形状または第６図の逆テーパー形状にエ
ツチングされる。
この従来のエツチング生成物が付着しない半導体装置の
製造方法では、下地段差部のエツチング残りがない代わ
りに、パターンの断面形状は垂直から逆テーパーになる
。このため、後工程でパターン上に次の膜を被着した際
のパターン段部ての被覆性、平坦性が悪くなりやすい。
製造方法では、下地段差部のエツチング残りがない代わ
りに、パターンの断面形状は垂直から逆テーパーになる
。このため、後工程でパターン上に次の膜を被着した際
のパターン段部ての被覆性、平坦性が悪くなりやすい。
特に、高集積化の最近の半導体装置では、平坦性の悪さ
が加速され、配線の信頼性の低下、耐湿性の低下の主因
となっている。このように従来のパターン断面形状では
、上層膜の被覆性、平坦性の悪化を招き半導体装置の歩
留、信頼性を低下させるという欠点があった。
が加速され、配線の信頼性の低下、耐湿性の低下の主因
となっている。このように従来のパターン断面形状では
、上層膜の被覆性、平坦性の悪化を招き半導体装置の歩
留、信頼性を低下させるという欠点があった。
本発明の半導体装置の製造方法では、半導体基板上の膜
をドライエツチングによりパターニングする際、エツチ
ング時のマスクとなるパターンを形成した後、エツチン
グ速度がそのマスク材と同等か、又は大きい膜を、半導
体基板上に被着した後に、異方性のトライエツチングを
行うことで、パターン下部にエツチング残りなどの発生
しないところの順テーパー形状のパターニングを行って
いる。
をドライエツチングによりパターニングする際、エツチ
ング時のマスクとなるパターンを形成した後、エツチン
グ速度がそのマスク材と同等か、又は大きい膜を、半導
体基板上に被着した後に、異方性のトライエツチングを
行うことで、パターン下部にエツチング残りなどの発生
しないところの順テーパー形状のパターニングを行って
いる。
つぎに本発明を実施例により説明する。
第１図（ａ）〜（ｈ）は本発明の一実旅例の工程順の断
面図である。第１図（ａ）において、膜厚０８μｍのア
ルミ膜２が被着された半導体基板１上に、膜厚１．２μ
ｍのフォトレジスト膜３を塗布し、所定のマスクを通し
て露光光４の照射をし、さらに現像を行い、第１図（ｂ
）のような所望のフォトレジストパターン３を形成する
。次に同図（Ｃ）のように、フォトレジストパターン３
の上に、５０℃以下の低温で、フォトレジストより稍々
エツチング速度の大きいアルミ膜５を０．２μｍ被着す
る。
面図である。第１図（ａ）において、膜厚０８μｍのア
ルミ膜２が被着された半導体基板１上に、膜厚１．２μ
ｍのフォトレジスト膜３を塗布し、所定のマスクを通し
て露光光４の照射をし、さらに現像を行い、第１図（ｂ
）のような所望のフォトレジストパターン３を形成する
。次に同図（Ｃ）のように、フォトレジストパターン３
の上に、５０℃以下の低温で、フォトレジストより稍々
エツチング速度の大きいアルミ膜５を０．２μｍ被着す
る。
しかる後に、ＢＣｌ２３ガスを使用した平行平板式の異
方性リアクティブイオンエツチングで半導体基板をエツ
チングすると、フォトレジストパターン３の側壁に被着
されたアルミ膜５のエツチングが遅れるため、第１図（
ｄ） 、 （ｅ） 、 （ｆ）の経過をたどり、第１図
（ｇ）のような順テーパー形状のエツチングが行われる
。その後同図（ｈ）のようにフォトレジストパターン３
を除去することにより、アルミ膜２の配線パターンが得
られる。
方性リアクティブイオンエツチングで半導体基板をエツ
チングすると、フォトレジストパターン３の側壁に被着
されたアルミ膜５のエツチングが遅れるため、第１図（
ｄ） 、 （ｅ） 、 （ｆ）の経過をたどり、第１図
（ｇ）のような順テーパー形状のエツチングが行われる
。その後同図（ｈ）のようにフォトレジストパターン３
を除去することにより、アルミ膜２の配線パターンが得
られる。
第２図（ａ）〜（ｈ）は本発明の第２実箆例を説明する
ための工程順の断面図である。まず第２図（ａ）におい
て、半導体基板１の上に膜厚４０００人のＰドープポリ
シリコン膜６を形成し、さらにその上に、ＣＶＤ法によ
り膜厚３０００人の酸化膜７を形成する。つぎに酸化膜
７の上にフォトレジスト膜３を塗布し、露光現像を行っ
て、同図（ｂ）のようにフォトレジストパターン３を形
成する。
ための工程順の断面図である。まず第２図（ａ）におい
て、半導体基板１の上に膜厚４０００人のＰドープポリ
シリコン膜６を形成し、さらにその上に、ＣＶＤ法によ
り膜厚３０００人の酸化膜７を形成する。つぎに酸化膜
７の上にフォトレジスト膜３を塗布し、露光現像を行っ
て、同図（ｂ）のようにフォトレジストパターン３を形
成する。
つぎにフォトレジストパターン３をマスクとして同図（
ｃ）のように酸化膜７をエツチング、し、同図（ｃりの
ような酸化膜のパターン７を形成する。つぎに酸化膜パ
ターン７を含む基板上に、同図（ｅ）のように、酸化膜
７よりエツチング速度の大きいノンドープポリシリコン
膜８を被着する。そして、ｃ’ｃｐｔと０２のガスを使
用した平行平板型の異方性リアクティブイオンエツチン
グを行うと、第２図（ｆ）の経過をたどり、同図（ｇ）
のような順テーパー形状となる。さらに、マスクとした
酸化膜７を除去し、第２図（ｈ）に示す順テーパー形状
のＰドープポリシリコンパターン６を得る。
ｃ）のように酸化膜７をエツチング、し、同図（ｃりの
ような酸化膜のパターン７を形成する。つぎに酸化膜パ
ターン７を含む基板上に、同図（ｅ）のように、酸化膜
７よりエツチング速度の大きいノンドープポリシリコン
膜８を被着する。そして、ｃ’ｃｐｔと０２のガスを使
用した平行平板型の異方性リアクティブイオンエツチン
グを行うと、第２図（ｆ）の経過をたどり、同図（ｇ）
のような順テーパー形状となる。さらに、マスクとした
酸化膜７を除去し、第２図（ｈ）に示す順テーパー形状
のＰドープポリシリコンパターン６を得る。
以上説明したように本発明は、エツチング用のマスクパ
ターンを形成した後に、エツチング速度がマスク材と同
等か又は大きい膜をその上に形成し、しかる後に異方性
のドライエツチングを行うことにより、順テーパー形状
でパターニングが実現できる。これは従来の方法による
順テーパー形状エツチングと比較し、反応生成物の付着
の制御に頼っていないため、下地段差部での残りの可能
性が少く、再現性よく順テーパー形状が実現でき、上層
に被着する膜の段差部被覆性および平坦性を改善し、大
幅な歩留および信頼性の向上が実現できるという効果を
有する。
ターンを形成した後に、エツチング速度がマスク材と同
等か又は大きい膜をその上に形成し、しかる後に異方性
のドライエツチングを行うことにより、順テーパー形状
でパターニングが実現できる。これは従来の方法による
順テーパー形状エツチングと比較し、反応生成物の付着
の制御に頼っていないため、下地段差部での残りの可能
性が少く、再現性よく順テーパー形状が実現でき、上層
に被着する膜の段差部被覆性および平坦性を改善し、大
幅な歩留および信頼性の向上が実現できるという効果を
有する。
第１図（ａ）〜（ｈ）は本発明の第１の実施例の製造工
程を示す半導体装置の断面図、第２図（ａ′）〜（ｈ）
は第２の実施例の製造工程を示す半導体装置の方法で得
られる配線パターンの断面図である。 １・・・・・・半導体基板、２・・・・・・アルミ膜、
３・・・・・・フォトレジスト膜、４・・・・・・露光
光、５・・・・・・上層アルミ膜、６・・・・・・Ｐド
ープポリシリコン膜、７・・・・・・ＣＶＤ酸化膜、８
・・・・・・ノンドープポリシリコン膜。 （ｂ） 代理人 弁理士 内 原 晋 ど −βＦ−ノ°本°リンリコン ７：ＣＶＤｍ夛七躬１ （ｄ） 第 閉 （ｆ）
程を示す半導体装置の断面図、第２図（ａ′）〜（ｈ）
は第２の実施例の製造工程を示す半導体装置の方法で得
られる配線パターンの断面図である。 １・・・・・・半導体基板、２・・・・・・アルミ膜、
３・・・・・・フォトレジスト膜、４・・・・・・露光
光、５・・・・・・上層アルミ膜、６・・・・・・Ｐド
ープポリシリコン膜、７・・・・・・ＣＶＤ酸化膜、８
・・・・・・ノンドープポリシリコン膜。 （ｂ） 代理人 弁理士 内 原 晋 ど −βＦ−ノ°本°リンリコン ７：ＣＶＤｍ夛七躬１ （ｄ） 第 閉 （ｆ）
Claims (1)
- 半導体基板上に被着された膜をドライエッチングにより
パターニングすることを含む半導体装置の製造方法にお
いて、前記エッチングのマスクパターンを形成したのち
、エッチング速度が前記マスク材と同等かまたは大きい
膜を前記マスクパターンを含む半導体基板上に被着し、
異方性のドライエッチングを行うことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199554A JPH0484430A (ja) | 1990-07-27 | 1990-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199554A JPH0484430A (ja) | 1990-07-27 | 1990-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0484430A true JPH0484430A (ja) | 1992-03-17 |
Family
ID=16409761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199554A Pending JPH0484430A (ja) | 1990-07-27 | 1990-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0484430A (ja) |
-
1990
- 1990-07-27 JP JP2199554A patent/JPH0484430A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JPH0484430A (ja) | 半導体装置の製造方法 | |
| JPS61113062A (ja) | フオトマスク | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPH0123944B2 (ja) | ||
| JPH0587973B2 (ja) | ||
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS60207339A (ja) | パタ−ン形成方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 |