JPH01137634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01137634A JPH01137634A JP62296811A JP29681187A JPH01137634A JP H01137634 A JPH01137634 A JP H01137634A JP 62296811 A JP62296811 A JP 62296811A JP 29681187 A JP29681187 A JP 29681187A JP H01137634 A JPH01137634 A JP H01137634A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- dry etching
- layer
- exposure
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的〕
（産業上の利用分野）
本発明は半導体装置の製造方法に関するもので、特にフ
ォトレジストを使用した微細パターンを形成し、ドライ
エツチングする際に用いられるものである。
ォトレジストを使用した微細パターンを形成し、ドライ
エツチングする際に用いられるものである。
（従来の技術）
従来、半導体装置の製造時におけるフォトリソグラフィ
ー工程では、レジスト塗布・露光・現像を行なってレジ
ストパターンを形成°した後、ボストベークを行ない、
次にドライエツチングを行なっている。この場合、ドラ
イエツチングにおける選択比（＝被加工材ゝ料のエツチ
ング速度／レジストのエツチング速度）が充分に太き（
ならず、加工精度やスループットが悪化している。一方
、遠紫外光あるいは紫外光を用いたキユアリング処理を
行なっても、ドライエツチングにおけるレジスト形状の
劣化を防止することはできても、選択比が向上する結果
とはならない。 ′（発明が解決しようとする問題点
） 上記問題点を解決する一番簡単な方法として、レジスト
膜厚を厚くすることが考えられるが、膜厚を厚（した場
合、解像力の低下及びパターン形成に必要な露光エネル
ギーの増加を伴う等の問題がある。
ー工程では、レジスト塗布・露光・現像を行なってレジ
ストパターンを形成°した後、ボストベークを行ない、
次にドライエツチングを行なっている。この場合、ドラ
イエツチングにおける選択比（＝被加工材ゝ料のエツチ
ング速度／レジストのエツチング速度）が充分に太き（
ならず、加工精度やスループットが悪化している。一方
、遠紫外光あるいは紫外光を用いたキユアリング処理を
行なっても、ドライエツチングにおけるレジスト形状の
劣化を防止することはできても、選択比が向上する結果
とはならない。 ′（発明が解決しようとする問題点
） 上記問題点を解決する一番簡単な方法として、レジスト
膜厚を厚くすることが考えられるが、膜厚を厚（した場
合、解像力の低下及びパターン形成に必要な露光エネル
ギーの増加を伴う等の問題がある。
更に、解像力を低下させることなく厚膜化する方法とし
て多層レジストプロセス等もあげられるが、プロセスが
複雑になり、コスト、スループットの点で問題がある。
て多層レジストプロセス等もあげられるが、プロセスが
複雑になり、コスト、スループットの点で問題がある。
本発明は、レジストパターン形成後、簡単な処理を行な
うことにより、ドライエツチング時の選択比を向上させ
ることを目的とする。
うことにより、ドライエツチング時の選択比を向上させ
ることを目的とする。
（問題点を解決するための手段と作用）本発明は、半導
体基板上にフォトレジストを塗布し、これにパターン形
成−のための露光及び現像を行ない、レジストパターン
を形成した後、全面露光を行ない、更にＳｉを含有する
ガス中に上記レジストをさらした後、ドライエツチング
を行なうことを特徴とする半導体装置の製造方法である
。即ち本発明は、レジスト塗布、露光及び現像により得
られたレジストパターンを全面露光したのち、Ｓｉを含
有するガス中で処理することにより、レジスト表面をシ
リル化（Ｓｉ含有ガスが拡散してベースポリマーと結合
すること）して、レジストの耐ドライエツチング性を向
上させるものである。
体基板上にフォトレジストを塗布し、これにパターン形
成−のための露光及び現像を行ない、レジストパターン
を形成した後、全面露光を行ない、更にＳｉを含有する
ガス中に上記レジストをさらした後、ドライエツチング
を行なうことを特徴とする半導体装置の製造方法である
。即ち本発明は、レジスト塗布、露光及び現像により得
られたレジストパターンを全面露光したのち、Ｓｉを含
有するガス中で処理することにより、レジスト表面をシ
リル化（Ｓｉ含有ガスが拡散してベースポリマーと結合
すること）して、レジストの耐ドライエツチング性を向
上させるものである。
（実施例）
以下第１図を参照して本発明の一実施例を説明する。ま
ず５ｉＪＪ板１の絶縁膜上にＡＪＬ（Ａ、！合金でも可
）層２を１．０μｍ厚に、形成し、その上にポジ型フォ
トレジスト［例えばＮＰＲ−８２０（長瀬産業（株）製
）］３を１．４μｍの厚さに塗布し、（第１図（ａ））
露光及び現像を行ない、所定のレジストパターンを得る
（第１図（ｂ））。
ず５ｉＪＪ板１の絶縁膜上にＡＪＬ（Ａ、！合金でも可
）層２を１．０μｍ厚に、形成し、その上にポジ型フォ
トレジスト［例えばＮＰＲ−８２０（長瀬産業（株）製
）］３を１．４μｍの厚さに塗布し、（第１図（ａ））
露光及び現像を行ない、所定のレジストパターンを得る
（第１図（ｂ））。
更に、３０１１Ｊ／（Ｊ［のエネルギー量で全面露光４
を施こした後、Ｓｉを含有するガス中例えばＨＭＳＤ
（ヘキサメチレンジシラザン）雰囲気中で８０℃、５分
のベーキング処理を行なってレジスト３の表面部にシリ
ル化された部分３−ａを形成しく第１図（（１） ）
、更に適宜に１２０℃、４分のボストベークを行なった
後にドライエツチングを行なう（第１図（ｅ））。この
ようにドライエツチングを行なったところ、選択比が従
来のボストベークだけの場合の２．４６に対し、上記処
理を行なったものは選択比３．１２と良好な結果を得た
。
を施こした後、Ｓｉを含有するガス中例えばＨＭＳＤ
（ヘキサメチレンジシラザン）雰囲気中で８０℃、５分
のベーキング処理を行なってレジスト３の表面部にシリ
ル化された部分３−ａを形成しく第１図（（１） ）
、更に適宜に１２０℃、４分のボストベークを行なった
後にドライエツチングを行なう（第１図（ｅ））。この
ようにドライエツチングを行なったところ、選択比が従
来のボストベークだけの場合の２．４６に対し、上記処
理を行なったものは選択比３．１２と良好な結果を得た
。
上記処理として、上記レジスト３を、Ｓｉを含有するガ
ス中にさらすだけでもよいが、その際８０℃〜１５０℃
の雰囲気中で行なうのが好ましい。それは８０℃以下で
は効果が薄いのと、１５０℃以上ではレジストパターン
が変形してしまうためである。
ス中にさらすだけでもよいが、その際８０℃〜１５０℃
の雰囲気中で行なうのが好ましい。それは８０℃以下で
は効果が薄いのと、１５０℃以上ではレジストパターン
が変形してしまうためである。
［発明の効果］
本発明によれば、簡、単な処理により、レジストの耐ド
ライエツチング性を向上させることができ、加工精度、
スルーブツトが向上する効果がある。
ライエツチング性を向上させることができ、加工精度、
スルーブツトが向上する効果がある。
第１図は本発明の一実施例の工程図である。
１・・・半導体基板、２・・・被加工材料、３・・・レ
ジスト、３−ａ・・・シリル化された部分、４・・・全
面露光の光。
ジスト、３−ａ・・・シリル化された部分、４・・・全
面露光の光。
Claims (4)
- （１）半導体基板上にフォトレジストを塗布し、これに
パターン形成のための露光及び現像を行ない、レジスト
パターンを形成した後、全面露光を行ない、更にＳｉを
含有するガス中に上記レジストをさらした後、ドライエ
ッチングを行なうことを特徴とする半導体装置の製造方
法。 - （２）上記Ｓｉを含有するガスとしてＨＭＤＳ（ヘキサ
メチレンジシラザン）を使用することを特徴とする特許
請求の範囲第１項に記載の半導体装置の製造方法。 - （３）上記Ｓｉを含有するガス中にさらす際８０℃〜１
５０℃の熱処理を行なうことを特徴とする特許請求の範
囲第１項に記載の半導体装置の製造方法。 - （４）上記ドライエッチングにて加工される被加工材料
としてその材料がＡｌまたはＡｌ合金膜であることを特
徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296811A JPH01137634A (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296811A JPH01137634A (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01137634A true JPH01137634A (ja) | 1989-05-30 |
Family
ID=17838451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296811A Pending JPH01137634A (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01137634A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041445A3 (en) * | 1999-03-31 | 2001-01-17 | Infineon Technologies North America Corp. | Method of improving the etch resistance of photoresists |
| DE10101734A1 (de) * | 2001-01-16 | 2002-07-25 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer Ätzmaske |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218133A (ja) * | 1985-03-19 | 1986-09-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体デバイスのパタ−ン形成方法 |
-
1987
- 1987-11-25 JP JP62296811A patent/JPH01137634A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218133A (ja) * | 1985-03-19 | 1986-09-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体デバイスのパタ−ン形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041445A3 (en) * | 1999-03-31 | 2001-01-17 | Infineon Technologies North America Corp. | Method of improving the etch resistance of photoresists |
| US6379869B1 (en) | 1999-03-31 | 2002-04-30 | Infineon Technologies Ag | Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning |
| DE10101734A1 (de) * | 2001-01-16 | 2002-07-25 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer Ätzmaske |
| DE10101734C2 (de) * | 2001-01-16 | 2003-04-24 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer Ätzmaske auf einem Substrat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPS6213813B2 (ja) | ||
| JPS6137774B2 (ja) | ||
| JP2506637B2 (ja) | パタ−ン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2002237440A (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH0229657A (ja) | 半導体装置の製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPH11307525A (ja) | 半導体装置及びその製造方法 | |
| JPS6248018A (ja) | レジスト膜の硬化処理方法 | |
| JPS63115337A (ja) | フオトレジストの処理方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH04326722A (ja) | 半導体装置の製造方法 | |
| JPS61129645A (ja) | 電子線レジストパタ−ンの形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JPH0313583B2 (ja) | ||
| JPH07263314A (ja) | レジストパターン形成方法 | |
| CN1797198A (zh) | 光致抗蚀剂图案的形成方法以及修整方法 | |
| JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
| JPH04320322A (ja) | レジストパターンの作製方法 | |
| JPS6222431A (ja) | レジストパタ−ン形成方法 | |
| JPH0511654B2 (ja) |