JPH04322129A - 電源ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電源ユニットの並列運転
方式に関し、特に、複数の電源ユニットの並列運転およ
び並列冗長運転において、各電源ユニットの出力電圧の
調整を容易にすると共に、電源ユニットの故障発生時に
おいても正常な電流バランス機能を維持することのでき
る並列運転方式に関する。

【０００２】

【従来の技術】最近、情報処理装置等の電子機器におい
て、処理するデータ量の増大によって所要電力量も増加
し、その結果、大容量及び高信頼性を目的とした電源ユ
ニットの並列運転が増加している。電源ユニットの並列
運転には、冗長性を持たせたものと、そうでないものと
がある。図５は冗長性のない並列運転、図６は冗長性の
ある並列運転を示す。図５において、容量がそれぞれ５
０Ａの電源ユニットＰＷＲ１およびＰＷＲ２を１００Ａ
の負荷ＬＤ１に並列に接続し、各電源ユニットに５０Ａ
ずつの電流を負担させるように制御する。

【０００３】一方、図６においては、いずれも５０Ａの
容量の電源ユニットＰＷＲ１およびＰＷＲ２を５０Ａの
負荷ＬＤ２に並列に接続し、各電源ユニットに２５Ａず
つの電流を負担させる。このような冗長運転によって、
一方の電源ユニットが故障等で運転不能となったときで
も、他方によって負荷電流（５０Ａ）を賄うことができ
、電源システムの信頼性が向上する。図５の並列システ
ムに、更に、もう１台５０Ａの電源ユニットを並列に接
続して、冗長運転システムとすることもできる。

【０００４】いずれの並列運転システムでも、尚一層信
頼性を向上させるために、各電源ユニットの出力電圧の
調整や、出力電流のバランスをとるための電流バランス
（ＣＢ）が重要であり、そのための各種の回路方式が考
案されて来た。

【０００５】図７は、従来、広く使用されている電源ユ
ニットの並列運転方式の基本構成を示す。電源ユニット
ＰＷＲ１１、ＰＷＲ１２、ＰＷＲ１３は、同一の内部構
成を有し、それぞれ入力端子ＩＮ、出力端子＋ＯＵＴお
よび−ＯＵＴ、ならびにＣＢ（電流バランス）端子を有
する。各入力端子ＩＮは、入力電圧に接続されており、
各出力端子＋ＯＵＴは負荷Ｒの一方の端子に共通に接続
され、各出力端子−ＯＵＴは負荷Ｒの他方の端子に共通
に接続されている。

【０００６】電源ユニットＰＷＲ１１、ＰＷＲ１２、Ｐ
ＷＲ１３の出力電流は、それぞれＩｏ１、Ｉｏ２、Ｉｏ
３とする。電源ユニットＰＷＲ１１、ＰＷＲ１２、ＰＷ
Ｒ１３の各ＣＢ端子は、共通のラインＬＮによって相互
に接続されている。各出力電流Ｉｏ１、Ｉｏ２、Ｉｏ３
間が平衡している場合は、ラインＬＮには電流が流れず
、ラインＬＮがないのと同様の状態となる。しかし、後
述するように、出力電流に不平衡が発生すると、ライン
ＬＮにいずれかの方向に電流が流れ、これによって、電
源ユニット内の電流バランス調整回路が動作し、出力電
流を平衡に保持するようになっている。

【０００７】図８は、電流バランスを説明するために、
電源ユニットの一例を示す。図９は、図８の回路の等価
回路である。図８において、直流入力電圧は、変成器Ｔ
の１次側に印加される。変成器Ｔの２次側は、整流回路
（ダイオードＤ２１およびＤ２２、コイルＬ、コンデン
サＣ１）を介して、出力端子＋ＯＵＴおよび−ＯＵＴ間
に出力電圧を生成する。電源ユニットＰＷＲ１１および
ＰＷＲ１２の出力電圧を、それぞれ、Ｖｏ１およびＶｏ
２とする。出力電圧（Ｖｏ１、Ｖｏ２）は、抵抗Ｒ２１
を通じて検出された出力電圧（Ｖｓ１、Ｖｓ２）として
オペアンプ１１の（−）端子に入力されている。オペア
ンプ１１の（＋）端子には基準電圧Ｅが接続されている
。

【０００８】オペアンプ１１は、（−）および（＋）端
子の各電圧の差に比例する電圧をＰＷＭ制御回路１２へ
出力する。ＰＷＭ制御回路１２は、オペアンプ１１から
の出力電圧の値により、トランジスタＴｒを制御するこ
とにより、入力電流のＰＷＭ／ＦＭ制御を行う。これに
より、出力電流が制御される。出力電圧は、抵抗器Ｒ２
１、Ｒ２２、Ｒ２３の直列回路にも印加されている。抵
抗器Ｒ２２およびＲ２３の接続点は、後述するコンデン
サＣ２の一端に接続されている。コンデンサＣ２の他端
は、電流バランス端子（ＣＢ１，ＣＢ２）、電流変成器
ＣＴ、ダイオードＤ２３、抵抗器Ｒ２４、コンデンサＣ
２は、入力電流に比例する電圧を検出し、これをコンデ
ンサＣ２の両端に発生させる。この電圧を、ＰＷＲ１１
およびＰＷＲ１２で、それぞれ、Ｖｉ　１およびＶｉ　
２とする。

【０００９】ＣＢ１およびＣＢ２端子を相互に接続する
ことによって、図８の回路の各電圧の関係は、図９のよ
うに示すことができる。電源ユニットＰＷＲ１１および
ＰＷＲ１２の各抵抗器Ｒ２３の両端の電圧をそれぞれＶ
Ｒ　１およびＶＲ　２とすると、ＶＲ　１およびＶＲ　
２は、それぞれの電源ユニットの出力電圧に従って変化
する。ＣＢ１およびＣＢ２端子および点Ｐを通じて、Ｖ
ｉ　１、Ｖｉ　２、ＶＲ　１、ＶＲ　２はループを形成
し、Ｖｉ　１とＶｉ　２およびＶＲ　１とＶＲ　２はそ
れぞれ反対方向の電圧である。

【００１０】図８および図９の回路について、電流バラ
ンス動作について説明する。先ず、二台の電源ユニット
ＰＷＲ１１およびＰＷＲ１２の出力電圧がＶｏ１＝Ｖｏ
２となって電流がバランスしている時、ＶＲ　１＝ＶＲ
　２、Ｖｉ　１＝Ｖｉ　２であり、端子ＣＢ１、ＣＢ２
間の電流Ｉｉ＝０となる。従って、二台の電源ユニット
は各端子ＣＢ１およびＣＢ２を接続していない時と同じ
動作を行う。次に、Ｖｏ１＞Ｖｏ２の時は、Ｉｏ１＞Ｉ
ｏ２となるからＶｉ　１＞Ｖｉ　２となり、電流Ｉｉが
ＣＢ２からＣＢ１に向かって流れる。また、ＶＲ　１＞
ＶＲ　２となる。

【００１１】その結果、電源ユニットＰＷＲ１１のオペ
アンプ１１およびＰＷＭ制御回路１２は、出力電圧Ｖｏ
１を下げるように動作し、電源ユニットＰＷＲ１２のオ
ペアンプ１１およびＰＷＭ制御回路１２は、出力電圧Ｖ
ｏ２を上げるように動作する。そして、Ｖｏ１＝Ｖｏ２
、Ｉｏ１＝Ｉｏ２となったときに上記制御動作は止む。 Ｖｏ１＜Ｖｏ２の時は上記と逆の動作となる。上述のよ
うにして、出力電流のバランスがとれた並列運転が実現
される。

【００１２】図１０および図１１は、従来の電源ユニッ
トの一例のブロック図および詳細回路図を示す。図１０
および図１１において、電流検出回路１は、出力電流Ｉ
ｏｕｔ　に比例する電圧Ｖａを出力する。突き合わせ回
路２′は、抵抗器ＲＢ　からなり、１端を出力電流検出
回路１、他端をＣＢ端子に接続されている。抵抗器ＲＢ
　の１端は抵抗器Ｒ５を介して比較回路３のオペアンプ
Ａ３の（−）端子に接続されている。抵抗器ＲＢ　の他
端（ＣＢ端子）は、抵抗器Ｒ６を介して、オペアンプＡ
３の（＋）端子に接続されている。

【００１３】比較回路３は、オペアンプＡ３によって、
電圧ＶａとＶＣＢを比較し、その差を増幅して、電圧Ｖ
ｃを出力する。Ｖｃは、ＶＣＢ＞Ｖａのとき高レベル（
“Ｈ”）となる電圧である。電圧Ｖｃは、合成回路４の
ダイオードＤ４を介して、オペアンプ１１の（＋）端子
に印加されている。基準電圧発生回路７は、出力電圧の
基準となる電圧ＶＧ　を発生する回路であり、電源ＶＣ
Ｃ、抵抗器Ｒ１１、Ｒ１２、Ｒ１３、電源内蔵のオペア
ンプＳＲおよび可変抵抗器Ｖ．ＡＤＪからなる。出力電
圧ＶＧ　の値は、抵抗Ｖ．ＡＤＪを調整することによっ
て設定される。

【００１４】基準電圧発生回路７の出力は合成回路４の
抵抗器Ｒ９を通じてオペアンプ１１の（＋）端子に接続
される。合成回路４は、比較回路３の出力電圧Ｖｃと基
準電圧発生回路７の出力電圧ＶＧ　とに基づき、基準電
圧Ｖｒｅｆ　を発生し、これをオペアンプ１１の（＋）
端子に供給する。合成回路４で発生される基準電圧Ｖｒ
ｅｆ　は、比較回路３の出力電圧Ｖｃが０Ｖのときには
、ダイオードＤ４はオフであるため、基準電圧発生回路
７の出力電圧ＶＧ　と等しくなる。しかし、Ｖｃが“Ｈ
”となると、ダイオードＤ４はオンとなり、Ｖｒｅｆ　
はＶＧ　より大きい値となる。オペアンプ１１の（−）
端子には、出力電圧検出回路１０を抵抗器Ｒ１およびＲ
２で分割した電圧が印加されている。この電圧とＶｒｅ
ｆ　の差が増幅されＰＷＭ／ＦＭ制御回路に送られる。

【００１５】以下図７、１０、１１で示される電源ユニ
ットの並列運転時の各電源ユニット動作について説明す
る。 （１）出力電圧の調整 従来の並列運転を行っている電源ユニットの出力電圧調
整方法は、負荷端の電圧Ｖｏ、各電源ユニットの出力電
流Ｉｏ１，Ｉｏ２，Ｉｏ３の４点を監視しながら各電源
ユニットの出力電圧調整抵抗Ｖ．ＡＤＪを調整し、それ
ぞれの基準電圧Ｖｒｅｆ　を設定する。

【００１６】（２）出力電流のバランスの調整各電源ユ
ニットＰＷＲ１１、ＰＷＲ１２、ＰＷＲ１３の出力電流
Ｉｏ１、Ｉｏ２、Ｉｏ３が平衡しているとき、各電源ユ
ニットの比較回路３の出力電圧ＶＣは０Ｖとなる。これ
は、各電源ユニットのＣＢ端子が他の電源ユニットのＣ
Ｂ端子と接続されていないのと同じである。いま、例え
ば、Ｉｏ１＜Ｉｏ２，Ｉｏ３となると、電源ユニットＰ
ＷＲ１１においては、ＶＣＢ＞Ｖａとなり、Ｖｃは“Ｈ
”となる。Ｖｃが“Ｈ”となると、オペアンプ１１およ
びＰＷＭ制御回路１２は、電流Ｉｏ１を上昇させるよう
に動作する。このようにして、出力電流Ｉｏ１、Ｉｏ２
、Ｉｏ３のバランスが得られる。

【００１７】

【発明が解決しようとする課題】上記のような従来の電
源ユニットの並列運転方式には、下記のような問題点が
あった。出力電圧の調整は、上記のように、各電源ユニ
ットの基準電圧発生回路７のＶ．ＡＤＪ抵抗を調整する
必要があるが、この場合、一台の電源ユニットのＶ．Ａ
ＤＪを一気に大きくすると、電流バランス機能の能力範
囲を越えて出力電流が一台にかたより、過電流垂下にか
かってしまう。従って、各電源ユニットのＶ．ＡＤＪ抵
抗を交互に少しずつ何回も繰り返して調整を行わなけれ
ばならなかった。従って、調整に熟練と多数の測定器を
必要とし多くの時間をかけることになっていた。さらに
、電源ユニットの並列台数が増加するほど調整時の監視
ポイント、調整箇所及び調整時間が増加し非常に困難な
作業となっていた。従って、簡単に短時間で出力電圧の
調整ができる回路方式が要望されていた。

【００１８】また、従来の電流バランス回路には、つぎ
のような欠点がある。電源ユニットＰＷＲ１１、ＰＷＲ
１２、ＰＷＲ１３が並列運転中、例えばＰＷＲ１２がダ
ウンしたとすると、Ｉｏ２＝０，ＰＷＲ１２のＶａ＝０
Ｖとなる。従って、ＰＷＲ１１及びＰＷＲ１３は、Ｖａ
＞ＶＣＢとなり、Ｖｃは０Ｖとなり、電流バランス機能
を失うことになっていた。また、一台の電源ユニットに
過電圧状態が発生すると、上記の電流バランス回路の働
きによって、他の電源ユニットも出力電圧を上げること
になり、その結果、正常な電源ユニットまでダウンさせ
る結果になっていた。特に、並列冗長運転を行っている
場合に、上記のような現象が起ると、電流バランス機能
を付加したことによって、冗長の機能を失うことにもな
っていた。本発明は、上記従来技術の欠点を除去し、出
力電圧の調整を簡単かつ短時間で行うことができると共
に、電源ユニットが故障等でダウンしても、電流バラン
ス機能を失うことなく、しかも、冗長運転においては、
冗長機能を害うことのない、電源ユニットの並列運転方
式を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明による電源ユニッ
トの並列運転方式は、負荷に並列に接続され、各々の出
力電圧を基準電圧に基づいて決定する複数の電源ユニッ
トの、前記各基準電圧を、一箇所から供給する手段を具
備するように構成される。上記複数の電源ユニットの各
々は、調整可能な基準電圧を発生する回路と、上記の基
準電圧発生回路の出力電圧を自己および他の全ての電源
ユニットに対して送信する回路と、他の電源ユニットか
ら送信される基準電圧を受信する回路と、受信した基準
電圧に基づいて出力電圧を決定する回路とを具備するよ
うに構成される。また、上記各電源ユニットは、出力電
流値を表わす第１の電圧を検出する出力電流検出回路と
、他の並列運転を行っている電源ユニットの出力電流を
表わす第２の電圧を検出する端子と、出力電流検出回路
と上記端子間を接続する理想ダイオードと、第１および
第２の電圧を比較し、第１の電圧が第２の電圧より小さ
いとき、受信した基準電圧を、第１と第２の電圧の差が
なくなるように上昇させ、それによって、出力電流のバ
ランスをとるように制御する回路とを具備するように構
成される。更に、各電源ユニットは、上記基準電圧の上
限および下限をそれぞれ設定する上限値回路および下限
値回路を具備するように構成される。

【００２０】

【作用】上記構成により、複数の電源ユニットのうちの
１台をマスター、他はスレーブとし、マスターは自己の
基準電圧発生回路から、各スレーブはマスターの基準電
圧発生回路から、それぞれ基準電圧を受取るように接続
する。このように接続することによって、全ての電源ユ
ニットの基準電圧を、マスターの基準電圧発生回路１箇
所の調整により、同時にかつ同一レベルに上昇あるいは
低下させることができるから、出力電圧の調整が簡単に
なる。また、電源ユニットの自己の出力電流と他の電源
ユニットの出力電流とを理想ダイオードで突き合わせる
ことにより、複数の電源ユニットのうちの１台がダウン
しても、残りの電源ユニットは影響を受けることなく正
常な電流バランス機能を発揮することができる。更に、
上記上限値回路および下限値回路により、基準電圧の上
昇または低下を規定値以下に抑えることができるので、
基準電圧発生回路の故障による基準電圧の異常上昇、低
下時にも安全な運転ができる。

【００２１】

【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。図１〜図３は、本発明の一実施例
の構成を示す。図１は、同じ内部構成を有する３台の電
源ユニットＰＷＲ１、ＰＷＲ２、ＰＷＲ３の並列運転を
示す図、図２は各電源ユニットの内部構成を示すブロッ
ク図、図３は、各電源ユニットの詳細回路図である。図
１において、各電源ユニットは、出力端子＋ＯＵＴおよ
び−ＯＵＴ、電流バランス端子ＣＢ、基準電圧出力端子
ＶＢＯおよび基準電圧入力端子ＶＢＩを有する。各＋Ｏ
ＵＴ端子は負荷Ｒの１端に接続され、各−ＯＵＴ端子は
負荷Ｒの他端に接続される。各ＣＢ端子は共通の線ＬＮ
で接続される。３台の電源ユニットＰＷＲ１〜ＰＷＲ３
のうちの１台、例えばＰＷＲ１をマスターユニットとし
、他（ＰＷＲ２、ＰＷＲ３）はスレーブユニットとする
。マスターユニット（ＰＷＲ１）では、ＶＢＩおよびＶ
ＢＯ端子を直接接続する。各スレーブユニットのＶＢＩ
端子をマスターユニットのＶＢＯ端子に接続し、ＶＢＯ
端子は開放のままとする。

【００２２】図２および３において、出力電流検出回路
１は、出力電流Ｉｏｕｔ　に比例する電圧Ｖａを出力す
る。 突き合わせ回路２は、オペアンプＡ２とダイオードＤ３
とからなる理想ダイオードである。オペアンプＡ２の（
＋）端子には、出力電流検出回路１の出力電圧Ｖａが印
加される。オペアンプＡ２の出力端子とＣＢ端子間には
オペアンプＡ２からＣＢ端子への方向を順方向としてダ
イオードＤ３が接続される。また、オペアンプＡ２の（
−）端子はＣＢ端子と接続される。ＣＢ端子に発生する
電圧ＶＣＢとしては、３台の中で一番大きいＶａが出力
される。このように構成された理想ダイオードは、Ｖａ
＜ＶＣＢの場合には完全にオフとなり、電源ユニットは
外部電圧の影響を受けない。

【００２３】理想ダイオード２の両端（電圧Ｖａおよび
ＶＣＢ）は、それぞれ抵抗器Ｒ５およびＲ６を介して比
較回路３のオペアンプＡ３の（−）および（＋）端子に
接続される。オペアンプＡ３は電圧ＶａおよびＶＣＢの
差を増幅し、合成回路４のダイオードＤ４を通じて、オ
ペアンプＡ４の（＋）端子へ供給する。合成回路４は、
オペアンプＡ４の（＋）端子と接地間に接続された抵抗
器Ｒ９により、比較回路３の出力電圧Ｖｃと、後述する
ＶＢＩ端子の入力電圧とを合成し、基準電圧Ｖｒｅｆ　
を生成する。

【００２４】基準電圧発生回路７は、電源ＶＣＣ、抵抗
器Ｒ１１、Ｒ１２、Ｒ１３、基準電圧内蔵のオペアンプ
ＳＲおよび電圧調整可変抵抗器Ｖ．ＡＤＪからなり、可
変抵抗器Ｖ．ＡＤＪによって調整可能な基準電圧ＶＧ　
を発生する。基準電圧発生回路７の出力ＶＧ　は、駆動
回路９によって、ＶＢＯ端子から外部へ送出される。上
述のように、マスターユニット（ＰＷＲ１）では、ＶＢ
Ｏ端子とＶＢＩ端子は直接接続され、スレーブユニット
（ＰＷＲ２、ＰＷＲ３）のＶＢＯ端子は開放されている
。従って、ＰＷＲ１の基準電圧発生回路７の出力ＶＧ　
が、ＰＷＲ１自身およびＰＷＲ２、ＰＷＲ３のＶＢＩ端
子に入力する。

【００２５】各電源ユニットにおいて、ＶＢＩ端子は受
信回路８、抵抗器Ｒ１０を介して、合成回路４のオペア
ンプＡ４の（＋）端子に接続される。すなわち、全ての
電源ユニットＰＷＲ１、ＰＷＲ２、ＰＷＲ３の合成回路
４は、マスターユニットＰＷＲ１の基準電圧発生回路７
で発生した基準電圧ＶＧ　を、共通の基準電圧として受
領する。

【００２６】合成回路４の出力電圧Ｖｒｅｆ　は、オペ
アンプ１１の（＋）端子に入力する。オペアンプ１１は
出力電圧検出回路１０によって検出された出力電圧とＶ
ｒｅｆ　とを比較し、その差を、ＰＷＭ／ＦＭ制御回路
１２へ供給する。ＰＷＭ／ＦＭ制御回路１２は、この電
圧により出力電圧を制御する。合成回路４の出力端子に
は後で詳述するような上限リミッタ５および下限リミッ
タ６が接続され、電圧Ｖｒｅｆ　の上下限をクランプす
るようになっている。

【００２７】以下、動作について説明する。 （１）出力電圧の調整 各電源ユニットはそれぞれ調整可能な基準電圧ＶＧ　を
もっている。この中の一台ＰＷＲ１をマスターとし、こ
のマスターの基準電圧ＶＧ　をマスター自身及び他のス
レーブの電源ユニットの基準電圧入力端子ＶＢ　Ｉに供
給し、これによって、各電源ユニットの出力電圧はマス
ターの基準電圧ＶＧ　によって制御される。つまり、マ
スターの電源ユニットＰＷＲ１の調整抵抗Ｖ．ＡＤＪの
調整によって、複数の電源の出力電圧が同時に、かつ、
同レベルに上昇または低下させることができる。従って
、調整が非常に簡単に、短時間で行うことができる。

【００２８】（２）出力電流のバランスまず、電源ユニ
ットＰＷＲ１〜ＰＷＲ３の出力電流がバランスしている
時、比較回路３の出力ＶＣ　は０Ｖとなる。従って、各
電源ユニットはＣＢ端子を接続していない時と同じ動作
を行う。つぎに、１台の電源ユニットの出力電流が他の
電源ユニットに比して大きくなった場合、例えば、Ｉｏ
１、Ｉｏ２＜Ｉｏ３の場合、各電源ユニットのＣＢ端子
には、ＰＷＲ３のＶａが印加される。 そこで、ＰＷＲ１、ＰＷＲ２においてはＶＣＢ＞Ｖａと
なり、その結果、Ｖｃが“Ｈ”となり、Ｖｒｅｆ　が上
昇する。従って、ＰＷＲ１およびＰＷＲ２は出力電圧を
上げる方向に制御が働く。その結果、Ｉｏ１＝Ｉｏ２＝
Ｉｏ３となるように出力電圧が制御される。こうして、
出力電流のバランスがとれた並列運転が実現される。

【００２９】次に、動作中に電源ユニットの一台、例え
ばＰＷＲ２がダウンした場合、Ｉｏ２＝０、ＰＷＲ２の
Ｖａ＝０Ｖとなる。しかし、ＰＷＲ１およびＰＷＲ３の
ＣＢ端子には大きい方の値のＶａが印加され、従って電
源ユニットＰＷＲ１とＰＷＲ３の間で電流バランス機能
が働く。 （３）上限リミッタの動作 基準電圧発生回路７が故障しＶＧ　が異常上昇した場合
、各電源ユニットはこのＶＧ　に基づいて出力電圧を上
げる制御を行う。また、一台の電源ユニットに過電圧状
態が発生すると、上記（２）項の電流バランス回路の働
きによって、他の電源ユニットも過電圧状態となる可能
性があった。上限リミッタ５は、上記出力電圧の上昇を
あるレベルに止めることを目的とした回路である。電源
の出力電圧が５Ｖ，Ｒ１＝Ｒ２とすると、Ｖｒｅｆ　＝
２．５Ｖとなる。ここで、出力電圧の上限値を５．２Ｖ
とすると、Ｅ５＝２．６Ｖに設定し、これを理想ダイオ
ード回路（Ａ５，Ｄ５）を通してオペアンプ１１の（＋
）端子に供給する。Ｖｒｅｆ　が２．６Ｖ以下の場合、
理想ダイオード回路はオフとなる。Ｖｒｅｆ　＞２．６
Ｖとなると、理想ダイオード回路はオンとなり、Ｖｒｅ
ｆ　は、２．６Ｖにクランプされる。従って、出力電圧
は５．２Ｖ以下に抑え込むことができる。

【００３０】（４）下限リミッタの動作基準電圧発生回
路７が故障し、ＶＧ　が異常低下した場合、各電源ユニ
ットはこのＶＧ　に基づいて出力電圧を下げる制御を行
い、負荷の動作を停止させる可能性があった。下限リミ
ッタ６は、この出力電圧の低下をあるレベルに止めるこ
とを目的とした回路である。出力電圧の下限値を４．８
Ｖとすると、Ｅ６＝２．４Ｖに設定し、これを理想ダイ
オード回路（Ａ６，Ｄ６）を通してオペアンプ１１の（
＋）端子（Ｖｒｅｆ　）に接続する。正常な制御が行わ
れている場合、理想ダイオード回路はオフである。Ｖｒ
ｅｆ　＜２．４Ｖとなると、理想ダイオード回路はオン
となり、Ｖｒｅｆ　を２．４Ｖにクランプする。従って
、出力電圧は４．８Ｖ以下に低下することを防ぐことが
できる。

【００３１】以上述べたように、本実施例によれば、複
数の電源ユニットの出力電圧を一箇所の調整で簡単かつ
短時間で行うことができる。また、並列運転中、電源ユ
ニットが故障のため停止しても、残りの電源ユニット間
で正常な電流バランス制御を行うことができる。更に、
基準電圧は、予め設定した値によって上，下限値を抑え
られ、異常な上昇や低下がない。

【００３２】図４は、本発明の他の実施例を示す。図４
においては、各電源ユニットＰＷＲ１、ＰＷＲ２、ＰＷ
Ｒ３のＶＢＩ端子は電源制御装置１５に接続される。こ
のように、全電源ユニットの基準電圧ＶＧ　を、電源ユ
ニット以外の装置から分配することもできる。勿論、こ
の場合、電源制御装置１５に限るものではない。

【００３３】

【発明の効果】本発明によれば、複数の電源ユニットの
並列運転方式において、一箇所の調整で、全電源ユニッ
トの出力電圧を調整することができる。従って、出力電
圧の調整が簡単かつ短時間で行うことができ、電源シス
テムの運用の効率化に寄与する。また、並列運転中、電
源ユニットが故障しても残りの電源ユニット間で正常な
電流バランス動作を行われる。従って、並列運転の電源
システムの信頼性の向上に寄与する。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】図１の各電源ユニットのブロック図である。

【図３】図１の各電源ユニットの回路図である。

【図４】本発明の他の実施例を示す図である。

【図５】電源ユニットの並列運転を示す図である。

【図６】電源ユニットの並列冗長運転を示す図である。

【図７】従来技術の一例を示す図である。

【図８】電流バランスを説明するための図である。

【図９】図８の回路の等価回路を示す図である。

【図１０】図７の各電源ユニットのブロック図である。

【図１１】図７の各電源ユニットの回路図である。

【符号の説明】

１　　　　出力電流検出回路 ２　　　　突き合わせ回路（理想ダイオード）２′　　
　　突き合わせ抵抗 ３　　　　比較回路 ４　　　　合成回路 ５　　　　上限リミッタ ６　　　　下限リミッタ ７　　　　基準電圧発生回路 ８　　　　受信回路 ９　　　　駆動回路 １０　　　　出力電圧検出回路 １１　　　　オペアンプ １２　　　　ＰＷＭ制御回路 １３，１４　　　　オペアンプ １５　　　　電源制御装置 Ａ１〜Ａ９　　　　オペアンプ ＣＢ，ＣＢ１，ＣＢ２　　　　電流バランス端子Ｃ１，
Ｃ２　　　　コンデンサ ＣＴ　　　　変成器 Ｄ１〜Ｄ６、Ｄ２１〜Ｄ２４　　　　ダイオードＬ　　
　　コイル ＬＮ　　　　接続線 ＋ＯＵＴ、−ＯＵＴ　　　　出力端子 Ｉｏ１、Ｉｏ２、Ｉｏ３、ＩＲ　、Ｉｏｕｔ　、Ｉｉ　
　　　　電流ＰＷＲ１、ＰＷＲ２、ＰＷＲ３、ＰＷＲ１
１、ＰＷＲ１２、ＰＷＲ１３電源ユニット Ｒ、ＬＤ１、ＬＤ２　　　　負荷 Ｒ０〜Ｒ１３、Ｒ２４〜Ｒ３０、ＲＢ　　　　　抵抗器
ＳＲ　　　　オペアンプ Ｔ　　　　変成器 ＶＢＩ　　　　基準電圧入力端子 ＶＢＯ　　　　基準電圧出力端子 Ｖ．ＡＤＪ　　　　調整用可変抵抗器 Ｖｏ１、Ｖｏ２、Ｖｏ３　　　　出力電圧Ｖｉ　１、Ｖ
ｉ　２、Ｖａ　　　　検出入力電圧ＶＣＢ　　　　ＣＢ
端子の電圧 ＶＲ　１、ＶＲ　２、ＶＳ　１、ＶＳ　２、ＶＳ　３、
ＶＳ　４、ＶＣＣ　　　　電圧 Ｖｒｅｆ　、ＶＧ　　　　　基準電圧

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　負荷に並列に接続され、各々の出力電
   圧を基準電圧に基づいて決定する複数の電源ユニットの
   、前記各基準電圧を、一箇所から供給する手段を具備す
   ることを特徴とする電源ユニットの並列運転方式。
2. 【請求項２】　　前記複数の電源ユニットの各々は、調
   整可能な基準電圧を発生する回路と、前記基準電圧発生
   回路の出力電圧を自己および他の全ての電源ユニットに
   対して送信する回路と、他の電源ユニットから送信され
   る基準電圧を受信する回路と、受信した基準電圧に基づ
   いて出力電圧を決定する回路とを具備することを特徴と
   する請求項１の電源ユニットの並列運転方式。
3. 【請求項３】　　前記複数の電源ユニットの各々は、出
   力電流値を表わす第１の電圧を検出する出力電流検出回
   路と、他の並列運転を行っている電源ユニットの出力電
   流を表わす第２の電圧を検出する端子と、前記出力電流
   検出回路と前記端子間を接続する理想ダイオードと、第
   １および第２の電圧を比較し、第１の電圧が第２の電圧
   より小さいとき、前記受信した基準電圧を、第１と第２
   の電圧の差がなくなるように上昇させ、それによって、
   出力電流のバランスをとるように制御する回路とを具備
   することを特徴とする請求項２の電源ユニットの並列運
   転方式。
4. 【請求項４】　　前記複数の電源ユニットの各々は、前
   記基準電圧の上昇を、予め設定した値に抑制するための
   上限値回路を有することを特徴とする請求項３の電源ユ
   ニットの並列運転方式。
5. 【請求項５】　　前記複数の電源ユニットの各々は、前
   記基準電圧の低下を、予め設定した値に抑制するための
   下限値回路を有することを特徴とする請求項３の電源ユ
   ニットの並列運転方式。