JPH04323836A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04323836A JPH04323836A JP3122203A JP12220391A JPH04323836A JP H04323836 A JPH04323836 A JP H04323836A JP 3122203 A JP3122203 A JP 3122203A JP 12220391 A JP12220391 A JP 12220391A JP H04323836 A JPH04323836 A JP H04323836A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- mark
- wire
- marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【0001】0001
【産業上の利用分野】本発明は半導体装置に関するもの
であり、特にワイヤ−ボンディングを行なう半導体装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device that performs wire bonding.
【0002】0002
【従来の技術】半導体製造工程において、完成したウエ
ハを組み立てる際には、図8に示すように同図(イ)の
ウエハ1の状態から(ロ)の個々のチップ2の状態へ分
離し、しかる後、(ハ)に示す如くフレ−ム3上にチッ
プ2をダイボンディングする。次にフレ−ム3に取り付
けられたチップ2に対しワイヤ−ボンディングを行なう
。このワイヤ−ボンディングを行なう方法としては、ワ
イヤ−を接続するチップ2を図9のようにテレビカメラ
4にて撮影し、その撮影出力信号を処理部5で画像処理
してワイヤ−を接続すべき位置を特定してボンディング
するのが普通である。そして画像処理によりワイヤ−を
ボンディングするべきパッド位置を特定する判断基準と
して従来はチップ表面のアルミニウム配線パタ−ンを利
用していた。2. Description of the Related Art In the semiconductor manufacturing process, when assembling completed wafers, as shown in FIG. 8, the wafer 1 in (a) is separated into the individual chips 2 in (b). Thereafter, the chip 2 is die-bonded onto the frame 3 as shown in (c). Next, wire bonding is performed to the chip 2 attached to the frame 3. The method for performing this wire bonding is to photograph the chip 2 to which the wires are to be connected using a television camera 4 as shown in FIG. It is common practice to specify the location and bond. Conventionally, the aluminum wiring pattern on the chip surface has been used as a criterion for identifying the pad position to which a wire should be bonded through image processing.
【0003】0003
【発明が解決しようとする課題】しかしながら、アルミ
ニウム配線パタ−ンはチップによって種々の形態があり
、その形態によっては画像処理が難しく、ワイヤ−ボン
ディング不良が多く発生する若しくは画像処理が全く不
能の場合があった。特にチップの全面にアルミニウム配
線パタ−ンが存在するようなデバイスではボンディング
パッドの特定が著しく困難であった。[Problem to be Solved by the Invention] However, aluminum wiring patterns have various shapes depending on the chip, and depending on the shape, image processing is difficult, and there are cases where many wire bonding defects occur or where image processing is not possible at all. was there. Particularly in devices where aluminum wiring patterns are present over the entire surface of the chip, it is extremely difficult to identify bonding pads.
【0004】本発明はこのような点に鑑みなされたもの
であって、ワイヤ−ボンディング工程における画像処理
が困難なアルミニウム配線パタ−ンに対しても、画像処
理を容易にしてボンディングパッド部の位置を明確に判
断できるようにすることによって半導体装置の不良率を
下げることを目的とする。The present invention has been devised in view of the above points, and it is possible to easily image process the aluminum wiring pattern, which is difficult to image process in the wire bonding process, and adjust the position of the bonding pad. The purpose is to reduce the defective rate of semiconductor devices by making it possible to clearly judge the failure rate of semiconductor devices.
【0005】[0005]
【課題を解決するための手段】上記の目的を達成するた
め本発明では、ワイヤ−ボンディングパッドの位置を明
確にするため画像処理システムのテレビ画面に入る位置
に位置認識用のマ−クを形成する。[Means for Solving the Problems] In order to achieve the above object, the present invention forms a mark for position recognition at a position where it enters the television screen of an image processing system in order to clarify the position of the wire bonding pad. do.
【0006】[0006]
【作用】このような構成によると、画像処理により位置
認識用のマ−クから所定のワイヤ−ボンディングパッド
の位置を割り出すことができるので、ワイヤ−を正しい
パッド位置に取り付けることができる。According to this structure, the position of a predetermined wire bonding pad can be determined from the position recognition mark by image processing, so that the wire can be attached to the correct pad position.
【0007】[0007]
【実施例】図1はMOSFETのチップ表面を示してお
り、ここで、6はソ−ス領域、7はソ−スのパッド、8
はゲ−トのパッドである。尚、ドレインのパッドはチッ
プの裏側に存するものとする。白の細い帯状の部分9は
アルミニウム配線を表わしている。この図において白い
部分はアルミニウムであり、黒い部分はアルミニウムが
存しない部分である。[Example] Figure 1 shows the chip surface of a MOSFET, where 6 is a source region, 7 is a source pad, and 8 is a source region.
is the gate pad. It is assumed that the drain pad exists on the back side of the chip. A thin white band-shaped portion 9 represents aluminum wiring. In this figure, the white areas are aluminum, and the black areas are areas where aluminum does not exist.
【0008】10はソ−スのパッドに設けられたソ−ス
のパッド認識用のマ−クであり、11はゲ−トのパッド
認識用のマ−クである。チップ2の左側と右側が同時に
1つのテレビ画面内に入らない場合には、図示のように
左側(図示の場合ゲ−トパッド8側)と右側(図示の場
合ソ−ス7側)でそれぞれ一対ずつ認識用マ−クを設け
る。Reference numeral 10 is a mark provided on the source pad for recognizing the source pad, and 11 is a mark for recognizing the gate pad. If the left and right sides of the chip 2 do not fit within one TV screen at the same time, as shown in the figure, one pair is placed on the left side (gate pad 8 side in the case shown) and the right side (source 7 side in the case shown). A recognition mark is provided for each.
【0009】しかしながら、1つの画面に左側も右側も
入る場合には、認識用マ−クは左右(即ち両サイド)で
共用できるので、図2〜図5に示す如く2つ設ければよ
い。尚、マ−クの位置はチップ上であればどこでもよい
。今、チップ2の大きさはテレビカメラの1つの画面1
2内に充分入る大きさであるとする。However, when both the left and right sides are included in one screen, the recognition mark can be shared between the left and right sides (that is, both sides), so it is sufficient to provide two recognition marks as shown in FIGS. 2 to 5. Note that the mark may be placed anywhere on the chip. Now, the size of chip 2 is 1 screen of a TV camera.
Assume that the size is enough to fit within 2.
【0010】尚、図2〜図5はマ−ク10、11の大き
さをどの位にするのがよいかを比較して示したものであ
って、まず図2では、理想的なマ−クの大きさを示して
いる。図3のマ−ク10、11はそれより小さく、また
図4のマ−クは更に小さい。逆に図5のマ−クは図2の
マ−クよりも充分大きい。Note that FIGS. 2 to 5 compare and show how large the marks 10 and 11 should be. First, in FIG. It shows the size of the block. The marks 10 and 11 in FIG. 3 are smaller, and the marks in FIG. 4 are even smaller. On the contrary, the mark in FIG. 5 is much larger than the mark in FIG.
【0011】図4の場合は小さ過ぎてゴミ13等のノイ
ズとの区別がつかず、役に立たない。図3の場合も大き
なゴミによるノイズとの区別がつきにくいので、避ける
のが望ましい。また、図5の場合は使用可能であるが、
大き過ぎて無駄なスペ−スを取り過ぎる。図2のマ−ク
の大きさはそれを認識できるための識別力という点、及
びチップ2に対する占有面積の点で妥当であるといえる
。In the case of FIG. 4, it is too small to be distinguished from noise such as dust 13, and is therefore useless. In the case of FIG. 3, it is also difficult to distinguish noise from large dust, so it is desirable to avoid it. In addition, although it can be used in the case of Figure 5,
It's too big and takes up too much space. It can be said that the size of the mark shown in FIG. 2 is appropriate in terms of the discriminative power required to recognize it and the area occupied by the chip 2.
【0012】次に、このマ−ク10、11の作成方法と
しては種々考えられるが、その1つはアルミニウムとは
異なる材料を塗布することである。第2は、アルミニウ
ム上に施される保護膜を利用して形成することである。
即ち、アルミニウム上には一般に保護膜が施されるが、
その保護膜を一部分削除して設けることにより、その削
除部分をマ−クとするのである。第3はアルミニウムを
エッチングすることである。但し、このエッチングによ
る場合はパッド部分か、又はチップの素子として機能し
ない部分に設ける必要がある。以上の外にも適当な手法
でマ−クを形成することが可能である。[0012]Next, there are various methods of creating the marks 10 and 11, one of which is to apply a material different from aluminum. The second method is to use a protective film on aluminum. In other words, a protective film is generally applied on aluminum, but
By removing a portion of the protective film and providing it, the removed portion is used as a mark. The third step is to etch the aluminum. However, when using this etching, it is necessary to provide the pad portion or a portion of the chip that does not function as an element. It is possible to form marks by other suitable methods in addition to those described above.
【0013】次に、図7は2つのマ−クからパッドの位
置を割り出す方法を示している。ここでは、2つのマ−
クの位置を座標の形でそれぞれA(X1,Y1)、B(
X2,Y2)として画像処理し、それに対しパッドの位
置C(X3,Y3)は予め定めた2つの距離r1,r2
を充足する点として特定される。これは処理部5(図9
参照)を構成するマイクロコンピュ−タのプログラムで
ソフト的に行なわれる。処理部5の出力はパッドの位置
Cにワイヤ−の取り付け部が位置するようにチップ及び
ワイヤ−を制御する。具体的には図7のX方向にはフレ
−ム3(従ってチップ2)を動かし、Y方向にはワイヤ
−を動かすことでパッドの位置Cにワイヤ−の取り付け
部を適合させる。Next, FIG. 7 shows a method for determining the position of a pad from two marks. Here, we will use two markers.
A(X1, Y1) and B(
X2, Y2), and the pad position C (X3, Y3) is determined by two predetermined distances r1, r2.
is specified as a point that satisfies the following. This is the processing section 5 (Fig. 9
This is done in software using a microcomputer program that makes up the software. The output of the processing section 5 controls the chip and the wire so that the attachment part of the wire is located at position C of the pad. Specifically, by moving the frame 3 (therefore the chip 2) in the X direction in FIG. 7 and moving the wire in the Y direction, the attachment portion of the wire is adapted to the position C of the pad.
【0014】先にも一言したようにマ−クは画面内に2
つあればよく、その位置は問わない。またマ−クは2つ
である必要はなく、1つであってもよい場合がある。そ
れはチップ2のエッジ部分をマ−クの1つとして使うこ
とができる場合である。図6はパッド7に対するワイヤ
−のボンディング面積14を示している。As I said earlier, the mark is 2 on the screen.
As long as there is one, its location does not matter. Further, the number of marks does not necessarily have to be two, and may be one. This is a case where the edge portion of chip 2 can be used as one of the marks. FIG. 6 shows the bonding area 14 of the wire to the pad 7.
【0015】[0015]
【発明の効果】以上説明したように本発明によれば、チ
ップ表面に位置認識用のマ−クが設けられているので、
ボンディングパッド位置を特定するための画像処理が容
易になり、ボンディングパッドに対してワイヤ−接続の
位置精度が向上し、バラツキが少なくなる。従って、半
導体装置の不良率が下がるという効果がある。また、従
来では精度が悪くボンディングパッドの大きさも余裕を
みて、大きなものが必要であったが、この発明により小
さくすることができる。更に、前記マ−クを利用してボ
ンディングパッド以外の他のパタ−ンの特定や組立も可
能となり、製造性能が拡大、向上する。[Effects of the Invention] As explained above, according to the present invention, since marks for position recognition are provided on the chip surface,
Image processing for specifying the bonding pad position is facilitated, and the positional accuracy of wire connections relative to the bonding pads is improved and variations are reduced. Therefore, there is an effect that the defective rate of semiconductor devices is reduced. Furthermore, in the past, the precision was poor and the size of the bonding pad had to be large, but with the present invention it can be made smaller. Furthermore, the marks can be used to identify and assemble patterns other than bonding pads, expanding and improving manufacturing performance.
【図1】 本発明を実施したMOSFETのチップの
平面図。FIG. 1 is a plan view of a MOSFET chip implementing the present invention.
【図2】 本発明による位置認識用マ−クの妥当な大
きさを示す図。FIG. 2 is a diagram showing an appropriate size of the position recognition mark according to the present invention.
【図3】 本発明による位置認識用マ−クの大きさの
例を示す図。FIG. 3 is a diagram showing an example of the size of a position recognition mark according to the present invention.
【図4】 本発明による位置認識用マ−クの大きさの
例を示す図。FIG. 4 is a diagram showing an example of the size of a position recognition mark according to the present invention.
【図5】 本発明による位置認識用マ−クの大きさの
例を示す図。FIG. 5 is a diagram showing an example of the size of a position recognition mark according to the present invention.
【図6】 パッドに対するワイヤ−のボンディング面
積を示す図。FIG. 6 is a diagram showing the bonding area of a wire to a pad.
【図7】 画像処理の一部を示す図。FIG. 7 is a diagram showing a part of image processing.
【図8】 ウヘハからチップを作成する手順を示す図
。FIG. 8 is a diagram showing the procedure for creating a chip from Uheha.
【図9】 チップ上のボンディングパッドを特定する
ための装置を示す図。FIG. 9 is a diagram showing an apparatus for identifying bonding pads on a chip.
2 チップ 3 フレ−ム 4 テレビカメラ 5 処理部 6 アルミニウム 7 ソ−ス用パッド 8 ゲ−ト用パッド 9 アルミニウム配線 10,11 マ−ク 12 テレビ画面 13 ゴミ 2 Chip 3 Frame 4 TV camera 5 Processing section 6 Aluminum 7. Pad for sauce 8 Gate pad 9 Aluminum wiring 10,11 mark 12 TV screen 13. Garbage
Claims (1)
にするため画像処理システムのテレビ画面に入る位置に
位置認識用のマ−クを形成したことを特徴とする半導体
装置。1. A semiconductor device characterized in that a mark for position recognition is formed at a position on a television screen of an image processing system to clarify the position of a wire bonding pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122203A JPH04323836A (en) | 1991-04-23 | 1991-04-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122203A JPH04323836A (en) | 1991-04-23 | 1991-04-23 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323836A true JPH04323836A (en) | 1992-11-13 |
Family
ID=14830110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122203A Pending JPH04323836A (en) | 1991-04-23 | 1991-04-23 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323836A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262512B2 (en) | 2002-12-20 | 2007-08-28 | Yamaha Corporation | Surface mount chip package |
-
1991
- 1991-04-23 JP JP3122203A patent/JPH04323836A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262512B2 (en) | 2002-12-20 | 2007-08-28 | Yamaha Corporation | Surface mount chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030059721A1 (en) | Fabrication method of semiconductor | |
| US6174788B1 (en) | Partial semiconductor wafer processing with multiple cuts of random sizes | |
| JP2871696B2 (en) | Integrated circuit device | |
| JP2001326241A (en) | Bonding pad and semiconductor chip | |
| JPS6184824A (en) | Semiconductor ic | |
| JP3528366B2 (en) | Integrated circuit device | |
| JP4617567B2 (en) | Manufacturing method of semiconductor device | |
| JP2663789B2 (en) | Manufacturing method of carrier tape with bumps | |
| JPH0810715B2 (en) | Wire bonding method | |
| JPH02295141A (en) | Wiring substrate and wire-bonding thereof | |
| JPH05109929A (en) | Sealing method of semiconductor | |
| JPS61234555A (en) | Semiconductor device | |
| JP2513016Y2 (en) | Semiconductor device | |
| JPH085826Y2 (en) | IC card module substrate | |
| JPS60132332A (en) | Wiring substrate for hybrid ic | |
| JPH05251556A (en) | Semiconductor chip | |
| JPH04153650A (en) | Processing method for mask pattern data | |
| JPS63137500A (en) | Electronic component mounting method | |
| JPH02199854A (en) | Resin-sealed semiconductor device | |
| JPH09134995A (en) | Lead frame | |
| JPS61294831A (en) | Detecting method for wafer chip | |
| JPS5867033A (en) | Wire bonding method | |
| JPH0810714B2 (en) | Wire bonding method | |
| JPH034544A (en) | Position recognition pattern | |
| JPH05166872A (en) | Method for forming pad of semiconductor device |