JPH04326440A - エラー発生履歴記憶装置および情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置でメモリ
プロテクトエラーが発生したとき、エラーの原因を解析
するために有用な情報を与える装置に関するものである
。

【０００２】

【従来の技術】従来のある種の情報処理装置では、プロ
セッサのモニタ機能により、メモリプロテクトエラーに
対して次のように対処していた。すなわち、メモリプロ
テクトすべきアドレス範囲を表すアドレス情報と、メモ
リへの書き込みを表す制御情報とを保持するレジスタを
設け、プロセッサバスに出力されるアドレスおよび制御
情報を常時、上記レジスタの内容と比較し、バスに出力
されたアドレスが上記アドレス範囲に入り、制御情報が
一致した場合には、そのことをプロセッサに割込信号に
よって通知し、そして書き込み禁止が設定されている場
合には書き込み処理を空振りさせ、データがメモリに書
き込まれないようにしていた。このような機能により、
いつ、どのアドレスに対して発生するか限定できないメ
モリプロテクトエラー、特に書き込み禁止設定エリアへ
の書き込み動作によるメモリデータの破壊が防止されて
いる。

【０００３】

【発明が解決しようとする課題】しかしこのような機能
はあくまでも、「メモリプロテクトエラーの検出」、「
プロセッサへの通知」、ならびに「書き込み処理の空振
り」といった瞬間的な事後処理によってメモリデータの
破壊を防止するものであり、発生したメモリプロテクト
エラーの発生原因を解析してシステムを復旧させるため
に役立つといったものではない。

【０００４】第１の発明の目的は、このような欠点を除
去し、メモリプロテクトエラーの発生原因の解析を可能
とするエラー発生履歴記憶装置を提供することにある。 また、第２の発明の目的は、第１の発明のエラー発生履
歴記憶装置を用いて、メモリプロテクトエラーの発生原
因の解析が可能な情報処理装置を提供することにある。

【０００５】

【課題を解決するための手段】第１の発明のエラー発生
履歴記憶装置は、情報処理装置を構成するプロセッサの
バスからデータ、アドレス、ならびに制御情報を取り込
んで記憶する記憶手段と、前記バスから前記アドレスお
よび前記制御情報を取り込み、それらにもとづいてメモ
リプロテクトエラーを検出し、所定の信号を出力するメ
モリプロテクトエラー検出手段と、このメモリプロテク
トエラー検出手段が前記所定の信号を出力したとき、前
記記憶手段の書き込み動作を停止させる制御手段とを備
えたことを特徴とする。

【０００６】第２の発明の情報処理装置は、プロセッサ
と、このプロセッサに接続されたバスと、このバスから
データ、アドレス、ならびに制御情報を取り込んで記憶
する記憶手段と、前記バスから前記アドレスおよび前記
制御情報を取り込み、それらにもとづいてメモリプロテ
クトエラーを検出し、所定の信号を出力するメモリプロ
テクトエラー検出手段と、このメモリプロテクトエラー
検出手段が前記所定の信号を出力したとき、前記記憶手
段の書き込み動作を停止させる制御手段と、前記記憶手
段が書き込み動作を停止したとき、前記記憶手段からそ
の記憶内容を取り出すデータ取り出し手段とを備えたこ
とを特徴とする。

【０００７】

【実施例】次に本発明の実施例について説明する。図１
に第１の発明によるエラー発生履歴記憶装置の一例を用
いて構成した第２の発明による情報処理装置の一例を示
す。被試験システムであるこの情報処理装置６は、プロ
セッサ１およびこのプロセッサ１にデータバス８、アド
レスバス７、ならびに制御バス９によって接続された被
試験システム既存メモリ４を備え、さらにエラー発生履
歴記憶装置２を備えている。この情報処理装置６には端
末装置３が接続されており、端末装置３はＲＳ２３２Ｃ
インターフェース５を通じてプロセッサ１に接続されて
いる。

【０００８】そして、エラー発生履歴記憶装置２は、プ
ロセッサ１からバス７〜９を通じてデータ、アドレス、
ならびに制御情報を、プロセッサ１の処理サイクルごと
に取り込んで記憶する履歴記憶部２６と、アドレスの範
囲を表すアドレス情報および制御情報を保持し、それら
をメモリプロテクト設定値１６として出力するメモリプ
ロテクト設定レジスタ部１４と、バス７，９からアドレ
スおよび制御情報をそれぞれ取り込み、それらをプロセ
ッサバス情報１５として出力するプロセッサバス情報取
り込み部１３と、プロセッサバス情報１５およびメモリ
プロテクト設置値１６を受け取り、レジスタ部１４が保
持するアドレス情報が表すアドレスの範囲内に、情報取
り込み部１３が取り込んだアドレスが入り、レジスタ部
１４が保持する制御情報と、情報取り込み部１３が取り
込んだ制御情報とが一致したとき、一致信号２０を出力
する比較部１７と、この比較部１７が一致信号２０を出
力したとき、書き込み停止信号２５を出力して記憶部２
６の書き込み動作を停止させ、また記憶完了信号をプロ
セッサ１に出力する履歴記憶制御部２４とを備えている
。記憶装置２はまた、ＬＥＤ１９とＬＥＤ点灯制御部１
８とを備え、制御部１８は、比較部１７が一致信号２０
を出力したとき、ＬＥＤ１９を点灯させる。

【０００９】次に動作を説明する。まず、レジスタ部１
４への情報の設定について図２のフローチャートを用い
て説明する。このときプロセッサ１は設定処理プログラ
ム１１により動作する。操作者が端末装置３からメモリ
プロテクトすべきアドレスの範囲を表すアドレス情報と
、書き込みおよび／または読み出しを表す制御情報を入
力すると、それらはシリアルデータ信号線１２およびイ
ンターフェース５を通じてプロセッサ１に入力され、プ
ロセッサ１はそれらの情報を受け取ると（ステップ２０
１，２０２）、バッファ７，９を通じてレジスタ部１４
に出力し、保持させる（ステップ２０３，２０４）。

【００１０】レジスタ部１４が上述のように設定される
と、エラー発生履歴記憶装置２は次のように動作する。 すなわち、図３のフローチャートに示すように、情報取
り込み部１３は、プロセッサ１の処理サイクルごとに、
バッファ７，９を通じてプロセッサ１が出力するアドレ
スおよび書き込みあるいは読み出しを表す制御情報を取
り込む（ステップ３０１）。比較部１７は、情報取り込
み部１３からのプロセッサバス情報１５と、レジスタ部
１６からのメモリプロテクト設定値１６とを比較し（ス
テップ３０２）、レジスタ部１４が保持するアドレス情
報が表すアドレスの範囲内に、情報取り込み部１３が取
り込んだアドレスが入り、レジスタ部１４が保持する制
御情報と、情報取り込み部１３が取り込んだ制御情報と
が一致したときは、一致信号２０を制御部１８、プロセ
ッサ１、ならびに制御部２４に出力する（ステップ３０
３，３０５，３０７）。その結果、制御部１８は点灯指
示信号２１を出力してＬＥＤ１９を点灯させ（ステップ
３０４）、それによって操作者はメモリプロテクトエラ
ーの発生を知ることができる。また、プロセッサ１は記
憶部２６からその内容を取り出すための処理を、取出処
理プログラム２８によって開始する。一方、制御部２４
は、書き込み停止信号２５を記憶部２６に出力し（ステ
ップ３０８）、その後、記憶完了信号２７をプロセッサ
１に出力する（ステップ３１０）。記憶部２６は書き込
み停止信号２５が入力されると、その書き込み動作を停
止する（ステップ３０９）。

【００１１】図４に示すように、プロセッサ１はこの信
号２７を受け取ると（ステップ４０１）、記憶部２６か
らの記憶内容の取り出しを実際に開始し、それを端末装
置３に転送する（ステップ４０２）。その結果、メモリ
プロテクトエラーが発生する前の一定の期間記憶部２６
が記憶したデータ、アドレス、制御情報が端末装置３に
表示され、それを見ることによってエラー発生の原因を
解析することができる（ステップ４０３）。

【００１２】

【発明の効果】以上説明したように第１の発明によるエ
ラー発生履歴記憶装置は、メモリプロテクトエラーが発
生する前の一定期間にプロセッサバスに出力されたデー
タ、アドレス、ならびに制御情報を記憶するようになっ
ている。従って、第１の発明のエラー履歴発生記憶装置
を用いることにより、メモリプロテクトエラーが発生し
た場合には、その記憶内容をプロセッサ動作の履歴情報
として用いて、メモリプロテクトエラーの発生原因を解
析でき、エラー発生後のシステムの復旧が容易となる。

【００１３】また、第２の発明の情報処理装置は、第１
の発明のエラー発生履歴記憶装置を用いて構成されてい
るので、メモリプロテクトエラーが発生した場合には、
その記憶内容をプロセッサ動作の履歴情報として用いて
、メモリプロテクトエラーの発生原因を解析でき、エラ
ー発生後のシステムの復旧を容易に行える。

【図面の簡単な説明】

【図１】第１の発明によるエラー発生履歴記憶装置の一
例を用いて構成した第２の発明による情報処理装置の一
例を示すブロック図である。

【図２】図１の情報処理装置を構成するエラー発生履歴
記憶装置の設定を行う場合の動作を示すフローチャート
である。

【図３】図１の情報処理装置を構成するエラー発生履歴
記憶装置の動作を示すフローチャートである。

【図４】図１の情報処理装置のプロセッサがエラー発生
履歴記憶装置から履歴情報を取り出す場合の動作を示す
フローチャートである。

【符号の説明】

１　　プロセッサ ２　　エラー発生履歴記憶装置 ３　　端末装置 ４　　被試験システム既存メモリ ５　　ＲＳ２３２Ｃインターフェース ６　　情報処理装置 ７　　アドレスバス ８　　データバス ９　　制御バス １１　　設定処理プログラム １２　　シリアルデータ信号線 １３　　プロセッサバス情報取り込み部１４　　メモリ
プロテクト設定レジスタ部１７　　比較部 １８　　ＬＥＤ点灯制御部 １９　　ＬＥＤ ２４　　履歴記憶制御部 ２６　　履歴記憶部 ２８　　取出処理プログラム

Claims (4)

【特許請求の範囲】
1. 【請求項１】情報処理装置を構成するプロセッサのバス
   からデータ、アドレス、ならびに制御情報を取り込んで
   記憶する記憶手段と、前記バスから前記アドレスおよび
   前記制御情報を取り込み、それらにもとづいてメモリプ
   ロテクトエラーを検出し、所定の信号を出力するメモリ
   プロテクトエラー検出手段と、このメモリプロテクトエ
   ラー検出手段が前記所定の信号を出力したとき、前記記
   憶手段の書き込み動作を停止させる制御手段とを備えた
   ことを特徴とするエラー発生履歴記憶装置。
2. 【請求項２】プロセッサと、このプロセッサに接続され
   たバスと、このバスからデータ、アドレス、ならびに制
   御情報を取り込んで記憶する記憶手段と、前記バスから
   前記アドレスおよび前記制御情報を取り込み、それらに
   もとづいてメモリプロテクトエラーを検出し、所定の信
   号を出力するメモリプロテクトエラー検出手段と、この
   メモリプロテクトエラー検出手段が前記所定の信号を出
   力したとき、前記記憶手段の書き込み動作を停止させる
   制御手段と、前記記憶手段が書き込み動作を停止したと
   き、前記記憶手段からその記憶内容を取り出すデータ取
   り出し手段とを備えたことを特徴とする情報処理装置。
3. 【請求項３】前記メモリプロテクトエラー検出手段は、
   前記アドレスの範囲を表すアドレス情報および前記制御
   情報を保持するレジスタ手段と、前記バスから前記アド
   レスおよび前記制御情報を取り込むバス情報取り込み手
   段と、前記レジスタ手段が保持する前記アドレス情報が
   表すアドレスの範囲内に、前記情報取り込み手段が取り
   込んだ前記アドレスが入り、前記レジスタ手段が保持す
   る前記制御情報と、前記情報取り込み手段が取り込んだ
   制御情報とが一致したとき、前記所定の信号を出力する
   比較手段とを備えていることを特徴とする請求項１記載
   のエラー発生履歴記憶装置。
4. 【請求項４】前記メモリプロテクトエラー検出手段は、
   前記アドレスの範囲を表すアドレス情報および前記制御
   情報を保持するレジスタ手段と、前記バスから前記アド
   レスおよび前記制御情報を取り込むバス情報取り込み手
   段と、前記レジスタ手段が保持する前記アドレス情報が
   表すアドレスの範囲内に、前記情報取り込み手段が取り
   込んだ前記アドレスが入り、前記レジスタ手段が保持す
   る前記制御情報と、前記情報取り込み手段が取り込んだ
   制御情報とが一致したとき、前記所定の信号を出力する
   比較手段とを備えており、前記アドレス情報および前記
   制御情報を前記レジスタ手段に保持させる情報設定手段
   を設けたことを特徴とする請求項２記載の情報処理装置
   。