JPH04328663A - Ｄｒａｍアクセス調停方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＤＲＡＭ（ダイナミッ
ク・ランダム・アクセス・メモリ）にアクセスするバス
マスタとして、同期式バスマスタおよび非同期式バスマ
スタが混在してある場合に、全体としてアクセス時間を
短縮するＤＲＡＭアクセス調停方法および装置に関する
ものである。

【０００２】

【従来の技術】メモリに対してアクセスするバスマスタ
（例、ＣＰＵ（中央演算処理装置），ＤＭＡ転送コント
ローラ（ＤＭＡ：　Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ））には、同期式のものと非同期式のものとが
ある。同期式バスマスタは、メモリへアクセスしてデー
タを読み出したりするまでの時間、つまりアクセスサイ
クル時間が固定長とされているものである。非同期式バ
スマスタは、所要の動作が終了した旨の応答があるまで
、アクセスサイクル時間は継続されるものであり、アク
セスサイクル時間は固定長ではなく、可変長である。

【０００３】ＤＲＡＭに対し、前記のような同期式バス
マスタや非同期式バスマスタがアクセスするよう接続さ
れているＤＲＡＭアクセス調停装置がある。図３は、そ
のようなＤＲＡＭアクセス調停装置の１例を示す。図３
において、１は同期式バスマスタ、２は非同期式バスマ
スタ、３はバスアクセス調停機、４はＤＲＡＭコントロ
ーラ、５はＤＲＡＭ（ダイナミック・ランダム・アクセ
ス・メモリ）である。

【０００４】同期式バスマスタ１や非同期式バスマスタ
２がＤＲＡＭ５にアクセスしようとする時には、まずア
クセス権を獲得する必要がある。アクセス権は、バスア
クセス調停機３に対してバスリクエスト信号（Ｂ．ＲＥ
Ｑ）を出し、バスアクセス調停機３よりバスアクノリッ
ジ信号（Ｂ．ＡＣＫ）を受け取ることにより獲得される
。その後、アクセスしたいアドレスを送出する。

【０００５】ついで、バスアクセス調停機３からＤＲＡ
Ｍコントローラ４に対し、ＤＲＡＭ５をアクセスするた
めのストローブ信号およびアドレスが送出される。ＤＲ
ＡＭコントローラ４からＤＲＡＭ５へは、次のような信
号が送られる。アクセスしたいメモリ位置の行方向のア
ドレス値（たとえれば、Ｘ軸方向の座標値）の信号を送
った旨を表すところのＲＡＳ信号（Ｒｏｗ　Ａｄｄｒｅ
ｓｓ　Ｓｔｒｏｂｅ）　、列方向のアドレス値（たとえ
れば、Ｙ軸方向の座標値）の信号を送った旨を表すとこ
ろのＣＡＳ信号（Ｃｏｌｕｍｎ　Ａｄｄｒｅｓｓ　Ｓｔ
ｒｏｂｅ）、コントロール信号、そしてアドレス（値）
等である。アクセスが終了すると、ＤＲＡＭコントロー
ラ４からバスアクセス調停機３へアクノリッジ信号ＡＣ
Ｋが出される。

【０００６】ところで、バスアクセス調停機３での従来
のＤＲＡＭアクセス調停方法は、同期式バスマスタ１が
アクセスして来たのか非同期式バスマスタ２がアクセス
して来たのかの区別をすることなく、いずれの場合でも
、同期式バスマスタ１が必要とする固定長のアクセスサ
イクル時間を割り当ててアクセスさせるという方法をと
っていた。

【０００７】その理由は、非同期式バスマスタ２は、与
えられたアクセスサイクル時間に合わせて動作すること
が出来るので、固定長の時間が割り当てられても動作す
ることが出来るが、同期式バスマスタ１の方は固定長の
アクセスサイクル時間を必要とするからである。同期式
バスマスタ１がアクセスして来たのか非同期式バスマス
タ２がアクセスして来たのかの区別をして調停するわけ
ではなかったから、同期式バスマスタ１がアクセスして
来た場合でも、その動作が支障なく行えるようにしてお
かねばならない。そのため、バスアクセス調停機３とし
ては、常に固定長のアクセスサイクル時間を割り当てて
動作させるという方法をとってきた。

【０００８】

【発明が解決しようとする課題】（問題点）しかしなが
ら、前記した従来のＤＲＡＭアクセス調停方法では、Ｄ
ＲＡＭに対する高速モードでのアクセスを行うことが出
来ず、アクセスの高速化を図ることが出来ないという問
題点があった。

【０００９】（問題点の説明）一般に、ＤＲＡＭに対す
るアクセスの方法（アクセスモード）として、通常のア
クセス方法（通常モード）の外に、「高速ページモード
」とか「スタティック・コラム・モード」（Ｓｔａｔｉ
ｃ　Ｃｏｌｕｍｎ　Ｍｏｄｅ）　等の高速のアクセス方
法（高速モード）があることが知られている。

【００１０】これは、例えば、最初に行方向と列方向の
アドレス値を指定して或るメモリ位置にアクセスした後
（通常モードでのアクセス）、行方向のアドレス値は固
定したまま列方向のアドレス値を次々と変えてアクセス
するというような方法である。この方法だと、行方向の
アドレス値を新たに指定する時間が不用となるので、極
めて短時間で（同期式バスマスタの場合の固定長のアク
セスサイクル時間より短い時間で）アクセスすることが
出来るから、高速のアクセスが出来る。

【００１１】しかし、ＤＲＡＭに対しては折角前記のよ
うな高速のアクセスの仕方も出来るのに、バスアクセス
調停機に接続されているものに同期式バスマスタが混じ
っている場合には、先に説明したように、その同期式バ
スマスタで決まる固定長のアクセスサイクル時間でしか
アクセス出来ない。従って、高速モードが生かせず、ア
クセスの高速化を図ることが出来なかった。

【００１２】本発明は、以上のような問題点を解決する
ことを課題とするものである。

【００１３】

【課題を解決するための手段】前記課題を解決するため
、本発明では、高速モードでのアクセスが可能なＤＲＡ
Ｍへ同期式バスマスタと非同期式バスマスタとからアク
セスする場合のＤＲＡＭアクセス調停方法において、同
期式バスマスタがアクセス権を獲得できるのはＤＲＡＭ
へのアクセスモードが通常モードである時のみとするこ
ととした。

【００１４】また、ＤＲＡＭアクセス調停装置を、高速
モードでのアクセスが可能なＤＲＡＭへアクセスする同
期式バスマスタと非同期式バスマスタとが接続されると
共にいずれのバスマスタからアクセス要求があったかを
表すバスマスタ識別信号をＤＲＡＭコントローラに送出
し、且つ同期式バスマスタがアクセス権を獲得できるの
は通常モードの時のみとなるよう調停するバスアクセス
調停機と、該バスアクセス調停機に対してＤＲＡＭへの
アクセスモードが高速モードであるか通常モードである
かを表すアクセスモード信号を発するＤＲＡＭコントロ
ーラとを少なくとも具える構成とした。

【００１５】

【作　　　　用】ＤＲＡＭへのアクセスを要求して来た
バスマスタが、高速モードでのアクセスが可能な非同期
式バスマスタなのか、それとも通常モードでしかアクセ
スできない同期式バスマスタなのかを、バスアクセス調
停機で識別する。非同期式バスマスタである時には、高
速モードでアクセスし得るように調停し、同期式バスマ
スタである時には、定められた固定長のアクセスサイク
ル時間が確保できるよう、通常モードの時でないとアク
セス権を付与しないよう調停する。これにより、非同期
式バスマスタからのアクセスの時には高速モードで行う
ことが出来、全体として見た場合のアクセス時間を短縮
することが可能となる。

【００１６】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明のＤＲＡＭアクセス調停方
法を実施しているＤＲＡＭアクセス調停装置を示す図で
ある。符号は、図３のものに対応する。各構成要素の動
作は、従来とほぼ同様であるが、次に述べる点で異なっ
ている。

【００１７】従来と異なる第１の点は、バスアクセス調
停機３が、同期式バスマスタ１がアクセスしようとして
いるのか、それとも非同期式バスマスタ２がアクセスし
ようとしているのかの識別をして、ＤＲＡＭコントロー
ラ４に対して「バスマスタ識別信号」を送出するように
した点である。

【００１８】第２の点は、ＤＲＡＭ５に対するアクセス
の仕方が、現在、通常モードとなっているのか高速モー
ドとなっているのかを表す「アクセスモード信号」を、
ＤＲＡＭコントローラ４からバスアクセス調停機３に対
して送出するようにした点である。

【００１９】第３の点は、同期式バスマスタ１がアクセ
ス権を獲得できるのは、アクセスモード信号が通常モー
ドの信号である時のみという条件を付けた点である。 （他方、非同期式バスマスタ２の方は、そのような条件
に束縛されることなく、アクセス権を獲得できるものと
する。）

【００２０】このように、同期式バスマスタ１がアクセ
ス出来るのは通常モードの時のみとし、この時には固定
長のアクセスサイクル時間を割り当てて、同期式バスマ
スタ１のアクセス時の動作に支障がないようにする。し
かし、バスマスタ識別信号により、非同期式バスマスタ
２からのアクセスであるということが分かった場合には
、高速モードでアクセスを行ってもよいわけであるから
、高速モードでアクセスを実行した場合には、通常モー
ドで実行した場合に比し、アクセス時間が短縮される。

【００２１】図２は、図１のＤＲＡＭアクセス調停装置
の動作を説明する波形図である。この波形図は、（１）
最初に非同期式バスマスタ２が、バスリクエスト信号を
出して来てアクセス権を獲得し、ＤＲＡＭ５に対するア
クセスを高速モードで行い、（２）そのアクセス中に、
同期式バスマスタ１がバスリクエスト信号を出して来て
、通常モードに移行したところでアクセス権が付与され
、アクセスを行うという例の場合の波形図である。

【００２２】図２（ハ）に示すように、非同期式バスマ
スタ２からバスリクエスト信号が■の如く出された後、
図２（ニ）に示すように、バスアクセス調停機３よりバ
スアクノリッジ信号が■の如く出されると、非同期式バ
スマスタ２はアクセス権を得る。バスアクセス調停機３
は、非同期式バスマスタ２からのアクセスであることを
検知して、図２（ホ）に示すように、その旨のバスマス
タ識別信号をＤＲＡＭコントローラ４に送ると共に、図
２（ヘ）に示すようにストローブ信号を送る。

【００２３】この時の非同期式バスマスタ２のアクセス
を高速モードでやるという場合には、図２（ト）に示す
ように、アクセスモード信号として高速モードを表す信
号が、ＤＲＡＭコントローラ４からバスアクセス調停機
３へ送られる。アクセスの終了は、図２（チ）に示すよ
うに、ＤＲＡＭコントローラ４からのアクノリッジ信号
が、■の如く出されることにより知らされる。

【００２４】■のアクノリッジ信号を受けて、図２（ヘ
）のストローブ信号は■のようにハイに戻り、図２（ニ
）のバスアクノリッジ信号は■のようにハイに戻り、図
２（ハ）のバスリクエスト信号は■のようにハイに戻る
。また、ストローブ信号が■のようにハイに戻ったこと
を受けて、図２（チ）のアクノリッジ信号は■のように
ハイに戻る。

【００２５】ところで、図２（イ）の■の如く同期式バ
スマスタ１よりバスリクエスト信号が出されても、非同
期式バスマスタ２のアクセス中であれば、当然のことな
がらアクセス権は与えられない。しかし、非同期式バス
マスタ２のアクセスが終了して、図２（チ）の■のよう
にＤＲＡＭコントローラ４からアクノリッジ信号が出さ
れたとしても、アクセスモードが通常モードに移行しな
い限り、本発明では同期式バスマスタ１にアクセス権は
与えないという調停方法にしているから、■の時点でも
未だアクセス権は獲得できない。

【００２６】バスアクセス調停機３は、■の時点以降、
同期式バスマスタ１よりバスリクエスト信号が出されて
いることをずっと承知しているから、非同期式バスマス
タ２のアクセスが終了した旨の信号（■）を受けて、バ
スマスタ識別信号を、図２（ホ）の■に示すように、同
期式バスマスタ１からアクセスが来ている旨を表す信号
に切り換える。

【００２７】これにより、アクセスモードを高速モード
から通常モードへ移行する手続きがなされ、図２（ト）
の（１０）で通常モードに移行される。ＤＲＡＭのアク
セスモードを高速モードから通常モードに移行するには
、公知のように、若干時間を要するので、■の時点から
（１０）の時点までには若干時間がかかっている。

【００２８】通常モードにされて初めて同期式バスマス
タ１はアクセス権が獲得できると本発明では定めている
から、図２（ロ）に示すように、（１０）の時点の後で
あるところの（１１）の時点で、同期式バスマスタ１に
対するバスアクノリッジ信号が出され、やっとアクセス
権を獲得する。同期式バスマスタ１は、その時点より、
予め定められている固定長のアクセスサイクル時間でア
クセスを行う。

【００２９】非同期式バスマスタ２および同期式バスマ
スタ１のＤＲＡＭ５へのアクセスは、前記のように行わ
れるので、非同期式バスマスタ２からのアクセスを、高
速モードでも出来るようになり、全体として見た場合の
アクセスは高速化される。

【００３０】

【発明の効果】以上述べた如く、本発明のＤＲＡＭアク
セス調停方法および装置によれば、非同期式バスマスタ
からのアクセスの時に、高速モードでのアクセスが出来
るようになるので、通常モードでしかアクセス出来なか
った従来例に比し、全体として見た場合のアクセス時間
を短縮することが出来る。

【図面の簡単な説明】

【図１】　　本発明のＤＲＡＭアクセス調停方法を実施
しているＤＲＡＭアクセス調停装置

【図２】　　図１のＤＲＡＭアクセス調停装置の動作を
説明する波形図

【図３】　　従来のＤＲＡＭアクセス調停方法を実施し
ているＤＲＡＭアクセス調停装置

【符号の説明】

１…同期式バスマスタ、２…非同期式バスマスタ、３…
バスアクセス調停機、４…ＤＲＡＭコントローラ、５…
ＤＲＡＭ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　高速モードでのアクセスが可能なＤＲ
   ＡＭへ同期式バスマスタと非同期式バスマスタとからア
   クセスする場合のＤＲＡＭアクセス調停方法において、
   同期式バスマスタがアクセス権を獲得できるのはＤＲＡ
   Ｍへのアクセスモードが通常モードである時のみとした
   ことを特徴とするＤＲＡＭアクセス調停方法。
2. 【請求項２】　　高速モードでのアクセスが可能なＤＲ
   ＡＭへアクセスする同期式バスマスタと非同期式バスマ
   スタとが接続されると共にいずれのバスマスタからアク
   セス要求があったかを表すバスマスタ識別信号をＤＲＡ
   Ｍコントローラに送出し、且つ同期式バスマスタがアク
   セス権を獲得できるのは通常モードの時のみとなるよう
   調停するバスアクセス調停機と、該バスアクセス調停機
   に対してＤＲＡＭへのアクセスモードが高速モードであ
   るか通常モードであるかを表すアクセスモード信号を発
   するＤＲＡＭコントローラとを少なくとも具えたことを
   特徴とするＤＲＡＭアクセス調停装置。