JPH0628268A - マイクロプロセッサ ｉ／ｏアクセス トレース方式 - Google Patents
マイクロプロセッサ ｉ／ｏアクセス トレース方式Info
- Publication number
- JPH0628268A JPH0628268A JP4179528A JP17952892A JPH0628268A JP H0628268 A JPH0628268 A JP H0628268A JP 4179528 A JP4179528 A JP 4179528A JP 17952892 A JP17952892 A JP 17952892A JP H0628268 A JPH0628268 A JP H0628268A
- Authority
- JP
- Japan
- Prior art keywords
- access
- microprocessor
- trace
- interrupt
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【構成】マイクロプロセッサ１からＩ／Ｏアクセスが有
ったとき、バス２にＩ／Ｏアクセスが発行され、そのＩ
／ＯアクセスをＩ／Ｏアクセス記憶レジスタ５がラッチ
する。Ｉ／Ｏ割り込み制御機構６がマイクロプロセッサ
１に割り込みをかけ、この割り込みにより起動されたＩ
／Ｏアクセス トレース割り込みハンドラ１３はＩ／Ｏ
アクセス記憶レジスタ５からデータを読みだし、メモリ
３のトレースエリアに定義したエリアにＩ／Ｏアクセス
記憶レジスタ５から読みだしたデータをＩ／Ｏアクセス
トレースデータとして格納し、割り込み処理を終了す
る。 【効果】制御装置コントロールＦＷの各セクションにＩ
／Ｏアクセス トレースデータ作成のＦＷを埋め込む必
要がなく、Ｉ／Ｏアクセス トレースを行う専用ＨＷも
必要とせず、容易にＩ／Ｏアクセス トレースが採取で
きる。
ったとき、バス２にＩ／Ｏアクセスが発行され、そのＩ
／ＯアクセスをＩ／Ｏアクセス記憶レジスタ５がラッチ
する。Ｉ／Ｏ割り込み制御機構６がマイクロプロセッサ
１に割り込みをかけ、この割り込みにより起動されたＩ
／Ｏアクセス トレース割り込みハンドラ１３はＩ／Ｏ
アクセス記憶レジスタ５からデータを読みだし、メモリ
３のトレースエリアに定義したエリアにＩ／Ｏアクセス
記憶レジスタ５から読みだしたデータをＩ／Ｏアクセス
トレースデータとして格納し、割り込み処理を終了す
る。 【効果】制御装置コントロールＦＷの各セクションにＩ
／Ｏアクセス トレースデータ作成のＦＷを埋め込む必
要がなく、Ｉ／Ｏアクセス トレースを行う専用ＨＷも
必要とせず、容易にＩ／Ｏアクセス トレースが採取で
きる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサを
ＣＰＵとする制御装置における、マイクロプロセッサ
Ｉ／Ｏアクセス トレース方式に関する。
ＣＰＵとする制御装置における、マイクロプロセッサ
Ｉ／Ｏアクセス トレース方式に関する。
【０００２】
【従来の技術】従来の技術としては、制御装置コントロ
ールＦＷ自身でメモリにＩ／Ｏアクセス トレースデー
タを格納あるいは、トレース専用ＨＷでバスのＩ／Ｏア
クセスをトレースメモリに格納していた。
ールＦＷ自身でメモリにＩ／Ｏアクセス トレースデー
タを格納あるいは、トレース専用ＨＷでバスのＩ／Ｏア
クセスをトレースメモリに格納していた。
【０００３】
【発明が解決しようとする課題】上述した従来の方式の
内ＦＷ自身でメモリにＩ／Ｏアクセストレースデータを
格納する方式では、制御装置コントロールＦＷの各セク
ションにＩ／Ｏアクセストレースデータ作成のＦＷ容量
が増大し、かつ複雑となり、トレース専用ＨＷでバスの
Ｉ／Ｏアクセスをトレースメモリに格納する方式では、
トレース専用ＨＷの分ＨＷ量が増大、かつ複雑し、トレ
ースメモリの読みだし手段も必要となる欠点があった。
内ＦＷ自身でメモリにＩ／Ｏアクセストレースデータを
格納する方式では、制御装置コントロールＦＷの各セク
ションにＩ／Ｏアクセストレースデータ作成のＦＷ容量
が増大し、かつ複雑となり、トレース専用ＨＷでバスの
Ｉ／Ｏアクセスをトレースメモリに格納する方式では、
トレース専用ＨＷの分ＨＷ量が増大、かつ複雑し、トレ
ースメモリの読みだし手段も必要となる欠点があった。
【０００４】
【課題を解決するための手段】本発明のトレース方式
は、ＤＭＡ以外のマイクロプロセッサからのＩ／Ｏアク
セスのアドレスとデータをラッチするＩ／Ｏアクセス記
憶レジスタと、前記Ｉ／Ｏアクセス記憶レジスタにデー
タがラッチされたことをマイクロプロセッサに割り込み
で通知するＩ／Ｏ割り込み制御機構と、前記割り込みに
より起動されるＩ／Ｏアクセス トレース割り込みハン
ドラを有してる。
は、ＤＭＡ以外のマイクロプロセッサからのＩ／Ｏアク
セスのアドレスとデータをラッチするＩ／Ｏアクセス記
憶レジスタと、前記Ｉ／Ｏアクセス記憶レジスタにデー
タがラッチされたことをマイクロプロセッサに割り込み
で通知するＩ／Ｏ割り込み制御機構と、前記割り込みに
より起動されるＩ／Ｏアクセス トレース割り込みハン
ドラを有してる。
【０００５】更に本発明のトレース方式は、マイクロプ
ロセッサ内部に設けたＩ／Ｏアクセス専用のアドレスと
データを記憶するＩ／Ｏアクセスレジスタと、ＤＭＡ以
外のマイクロプロセッサからのＩ／Ｏアクセスがあった
ことをマイクロプロセッサに割り込みで通知するＩ／Ｏ
割り込み制御機構と、前記割り込みにより起動されるＩ
／Ｏアクセス トレース割り込みハンドラを有してる。
ロセッサ内部に設けたＩ／Ｏアクセス専用のアドレスと
データを記憶するＩ／Ｏアクセスレジスタと、ＤＭＡ以
外のマイクロプロセッサからのＩ／Ｏアクセスがあった
ことをマイクロプロセッサに割り込みで通知するＩ／Ｏ
割り込み制御機構と、前記割り込みにより起動されるＩ
／Ｏアクセス トレース割り込みハンドラを有してる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すＨＷブロッ
ク図である。図１において、マイクロプロセッサ１はバ
ス２を介してメモリ３、Ｉ／Ｏコントローラ４およびＩ
／Ｏアクセス記憶レジスタ５に接続されており、Ｉ／Ｏ
アクセス記憶レジスタ５はＩ／Ｏ割り込み制御機構６を
介してマイクロプロセッサに接続されている。
ク図である。図１において、マイクロプロセッサ１はバ
ス２を介してメモリ３、Ｉ／Ｏコントローラ４およびＩ
／Ｏアクセス記憶レジスタ５に接続されており、Ｉ／Ｏ
アクセス記憶レジスタ５はＩ／Ｏ割り込み制御機構６を
介してマイクロプロセッサに接続されている。
【０００８】図２は本発明の一実施例を示すＦＷブロッ
ク図である。図２において、１０はモニタＦＷブロッ
ク，１１は制御装置コントロールＦＷブロック，１２は
割り込みハンドラＦＷブロック，１３はＩ／Ｏアクセス
トレース割り込みハンドラＦＷをそれぞれ示してい
る。
ク図である。図２において、１０はモニタＦＷブロッ
ク，１１は制御装置コントロールＦＷブロック，１２は
割り込みハンドラＦＷブロック，１３はＩ／Ｏアクセス
トレース割り込みハンドラＦＷをそれぞれ示してい
る。
【０００９】マイクロプロセッサ１からＩ／Ｏアクセス
が有ったとき、バス２にＩ／Ｏアクセスが発行される。
そのＩ／Ｏアクセスの内ＤＭＡアクセスを除くＩ／Ｏア
クセスをＩ／Ｏアクセス記憶レジスタ５がラッチし、Ｉ
／Ｏ割り込み制御機構６がマイクロプロセッサ１に割り
込みをかけ、この割り込みにより起動されたＩ／Ｏアク
セス トレース割り込みハンドラ１３はＩ／Ｏアクセス
記憶レジスタ５からデータを読みだし、メモリ３のトレ
ースエリアに定義したエリアにＩ／Ｏアクセス記憶レジ
スタ５から読みだしたデータをＩ／Ｏアクセス トレー
スデータとして格納し、割り込み処理を終了する。この
動作原理によりＩ／Ｏアクセスのトレースが採取でき
る。
が有ったとき、バス２にＩ／Ｏアクセスが発行される。
そのＩ／Ｏアクセスの内ＤＭＡアクセスを除くＩ／Ｏア
クセスをＩ／Ｏアクセス記憶レジスタ５がラッチし、Ｉ
／Ｏ割り込み制御機構６がマイクロプロセッサ１に割り
込みをかけ、この割り込みにより起動されたＩ／Ｏアク
セス トレース割り込みハンドラ１３はＩ／Ｏアクセス
記憶レジスタ５からデータを読みだし、メモリ３のトレ
ースエリアに定義したエリアにＩ／Ｏアクセス記憶レジ
スタ５から読みだしたデータをＩ／Ｏアクセス トレー
スデータとして格納し、割り込み処理を終了する。この
動作原理によりＩ／Ｏアクセスのトレースが採取でき
る。
【００１０】次に、図３は本発明の他の実施例を表すＨ
Ｗブロック図である。図３において、マイクロプロセッ
サ３１はバス３２を介してメモリ３３、Ｉ／Ｏコントロ
ーラ３４およびＩ／Ｏ割り込み制御機構３５にそれぞれ
接続されている。なおマイクロプロセッサ３１にはその
内部にＩ／Ｏアクセスレジスタ３６を有している。
Ｗブロック図である。図３において、マイクロプロセッ
サ３１はバス３２を介してメモリ３３、Ｉ／Ｏコントロ
ーラ３４およびＩ／Ｏ割り込み制御機構３５にそれぞれ
接続されている。なおマイクロプロセッサ３１にはその
内部にＩ／Ｏアクセスレジスタ３６を有している。
【００１１】図４は本発明の他の実施例を表すＦＷブロ
ック図である。図４において、４０はモリタＦＷブロッ
ク，４１は制御装置コントロールＦＷブロック、４２は
割り込みハンドラＦＷブロック、４３はＩ／Ｏアクセス
トレース割り込みハンドラＦＷをそれぞれ示してる。
ック図である。図４において、４０はモリタＦＷブロッ
ク，４１は制御装置コントロールＦＷブロック、４２は
割り込みハンドラＦＷブロック、４３はＩ／Ｏアクセス
トレース割り込みハンドラＦＷをそれぞれ示してる。
【００１２】マイクロプロセッサ３１からＩ／Ｏアクセ
スレジスタ３６を使用したＩ／Ｏアクセスが有ったと
き、バス３２にＩ／Ｏアクセスが発行される。そのＩ／
Ｏアクセスの内ＤＭＡアクセスを除くＩ／Ｏアクセスの
時Ｉ／Ｏ割り込み制御機構３５がマイクロプロセッサ３
１に割り込みをかけ、この割り込みにより起動されたＩ
／Ｏアクセス トレース割り込みハンドラ４３はＩ／Ｏ
アクセスレジスタ３６からデータを読みだし、メモリ３
３のトレースエリアに定義したエリアにＩ／Ｏアクセス
レジスタ３６から読みだしたデータをＩ／Ｏアクセス
トレースデータとして格納し、割り込み処理を終了す
る。この動作原理によりＩ／Ｏアクセスのトレースが採
取できる。
スレジスタ３６を使用したＩ／Ｏアクセスが有ったと
き、バス３２にＩ／Ｏアクセスが発行される。そのＩ／
Ｏアクセスの内ＤＭＡアクセスを除くＩ／Ｏアクセスの
時Ｉ／Ｏ割り込み制御機構３５がマイクロプロセッサ３
１に割り込みをかけ、この割り込みにより起動されたＩ
／Ｏアクセス トレース割り込みハンドラ４３はＩ／Ｏ
アクセスレジスタ３６からデータを読みだし、メモリ３
３のトレースエリアに定義したエリアにＩ／Ｏアクセス
レジスタ３６から読みだしたデータをＩ／Ｏアクセス
トレースデータとして格納し、割り込み処理を終了す
る。この動作原理によりＩ／Ｏアクセスのトレースが採
取できる。
【００１３】
【発明の効果】以上説明したように本発明のマイクロプ
ロセッサ Ｉ／Ｏアクセス トレース方式は、制御装置
コントロールＦＷの各セクションにＩ／Ｏアクセス ト
レースデータ作成のＦＷを埋め込む必要がなく、Ｉ／Ｏ
アクセス トレースを行う専用ＨＷも必要とせず、容易
にＩ／Ｏアクセス トレースが採取できる。
ロセッサ Ｉ／Ｏアクセス トレース方式は、制御装置
コントロールＦＷの各セクションにＩ／Ｏアクセス ト
レースデータ作成のＦＷを埋め込む必要がなく、Ｉ／Ｏ
アクセス トレースを行う専用ＨＷも必要とせず、容易
にＩ／Ｏアクセス トレースが採取できる。
【図１】本発明の一実施例を示すＨＷブロック図であ
る。
る。
【図２】本発明の一実施例を示すＦＷブロック図であ
る。
る。
【図３】本発明の他の実施例を示すＨＷブロック図であ
る。
る。
【図４】本発明の他の実施例を示すＦＷブロック図であ
る。
る。
１，３１ マイクロプロセッサ ２，３２ バス ３，３３ メモリ ４，３４ Ｉ／Ｏコントローラ ５ Ｉ／Ｏアクセス記憶レジスタ ６，３５ Ｉ／Ｏ割り込み制御機構 ３６ Ｉ／Ｏアクセスレジスタ １０，４０ モニタＦＷブロック １１，４１ 制御装置コントロールＦＷブロック １２，４２ 割り込みハンドラＦＷブロック １３，４３ Ｉ／Ｏアクセス トレース割り込みハン
ドラ
ドラ
Claims (2)
- 【請求項１】 マイクロプロセッサをＣＰＵとする制御
装置において、ＤＭＡ以外のマイクロプロセッサからの
Ｉ／ＯアクセスのアドレスとデータをラッチするＩ／Ｏ
アクセス記憶レジスタと、前記Ｉ／Ｏアクセス記憶レジ
スタにデータがラッチされたことをマイクロプロセッサ
に割り込みで通知するＩ／Ｏ割り込み制御機構と、前記
割り込みにより起動されるＩ／Ｏアクセス トレース割
り込みハンドラとを具備することを特徴とするマイクロ
プロセッサ Ｉ／Ｏアクセストレース方式。 - 【請求項２】 マイクロプロセッサをＣＰＵとする制御
装置において、マイクロプロセッサ内部に設けたＩ／Ｏ
アクセス専用のアドレスとデータを記憶するＩ／Ｏアク
セスレジスタと、ＤＭＡ以外のマイクロプロセッサから
のＩ／Ｏアクセスがあったことをマイクロプロセッサに
割り込みで通知するＩ／Ｏ割り込み制御機構と、前記割
り込みにより起動されるＩ／Ｏアクセス トレース割り
込みハンドラとを具備することを特徴とするマイクロプ
ロセッサ Ｉ／Ｏアクセス トレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179528A JPH0628268A (ja) | 1992-07-07 | 1992-07-07 | マイクロプロセッサ ｉ／ｏアクセス トレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179528A JPH0628268A (ja) | 1992-07-07 | 1992-07-07 | マイクロプロセッサ ｉ／ｏアクセス トレース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628268A true JPH0628268A (ja) | 1994-02-04 |
Family
ID=16067338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4179528A Pending JPH0628268A (ja) | 1992-07-07 | 1992-07-07 | マイクロプロセッサ ｉ／ｏアクセス トレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628268A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6769054B1 (en) * | 2001-02-26 | 2004-07-27 | Emc Corporation | System and method for preparation of workload data for replaying in a data storage environment |
| US6775826B1 (en) * | 2001-02-26 | 2004-08-10 | Emc Corporation | System and method for replaying workload data in a data storage environment |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240352A (ja) * | 1985-04-17 | 1986-10-25 | Fujitsu Ltd | インタフエ−ス信号読出方式 |
| JPH02284249A (ja) * | 1989-04-26 | 1990-11-21 | Toshiba Corp | バストレーサ |
-
1992
- 1992-07-07 JP JP4179528A patent/JPH0628268A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240352A (ja) * | 1985-04-17 | 1986-10-25 | Fujitsu Ltd | インタフエ−ス信号読出方式 |
| JPH02284249A (ja) * | 1989-04-26 | 1990-11-21 | Toshiba Corp | バストレーサ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6769054B1 (en) * | 2001-02-26 | 2004-07-27 | Emc Corporation | System and method for preparation of workload data for replaying in a data storage environment |
| US6775826B1 (en) * | 2001-02-26 | 2004-08-10 | Emc Corporation | System and method for replaying workload data in a data storage environment |
| US7213113B2 (en) * | 2001-02-26 | 2007-05-01 | Emc Corporation | System and method for preparation of workload data for replaying in a data storage environment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056901B2 (ja) | ||
| JP3628373B2 (ja) | 電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法 | |
| JPH0628268A (ja) | マイクロプロセッサ ｉ／ｏアクセス トレース方式 | |
| JPH01124049A (ja) | マイクロプロセッサ | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH03137736A (ja) | マイクロプロセッサ動作トレース方式 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH05216666A (ja) | スタック制御方法、及びエミュレータ | |
| JPH02110744A (ja) | 情報処理装置 | |
| JPH06301633A (ja) | データ転送装置 | |
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH03256127A (ja) | マイクロプロセッサシステム | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS62239242A (ja) | デバツク装置 | |
| JPH07311733A (ja) | Ｓｃｓｉ制御装置 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPH03189844A (ja) | 情報処理装置 | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPH01318128A (ja) | キャッシュ・エラー処理方式 | |
| JPS58134350A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980428 |