JPH04330507A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH04330507A JPH04330507A JP21896091A JP21896091A JPH04330507A JP H04330507 A JPH04330507 A JP H04330507A JP 21896091 A JP21896091 A JP 21896091A JP 21896091 A JP21896091 A JP 21896091A JP H04330507 A JPH04330507 A JP H04330507A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- emitter
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はバンドギャップ型基準
電圧発生回路の低電圧出力化に関するものである。
電圧発生回路の低電圧出力化に関するものである。
【０００２】
【従来の技術】従来から温度特性の良い定電圧発生器と
して図３に示すようなバンドギャップ定電圧回路が用い
られている。ｎ個のトランジスタＱ１０１ 〜Ｑ１０ｎ
とトランジスタＱ４ とは、ベ―ス端子が共通に接続
し、エミッタ端子の間に抵抗Ｒ３ が接続している。抵
抗Ｒ３ とコモンの間に抵抗Ｒ４ が接続する。トラン
ジスタＱ１ ，Ｑ２ はトランジスタＱ１０１ 〜Ｑ１
０ｎ とトランジスタＱ４ のコレクタ電流を等しくす
るカレントミラ―回路を構成し、トランジスタＱ３ は
カレントミラ―回路におけるベ―ス電流による誤差を補
償するためのベ―ス電流補償回路を構成する。トランジ
スタＱ４ のコレクタ電圧はトランジスタＱ５ および
Ｑ６ からなる２段の出力エミッタフォロワ回路および
分割抵抗ＲＡ ，ＲＢ を介してトランジスタＱ１０１
〜Ｑ１０ｎ とトランジスタＱ４ のベ―ス端子にフ
ィ―ドバックされる。バンドギャップ定電圧回路の公知
の原理により、抵抗Ｒ４ の両端には正の温度係数を持
った電圧が発生し、負の温度係数を持つトランジスタＱ
４ のベ―スエミッタ間電圧ＶＢＥと加算されて温度係
数０の電圧ＶＲ がトランジスタＱ４ 等のベ―ス端子
に現れる。その結果、次式で表される温度ドリフト０の
出力電圧ＶＯ を得ることができる ＶＯ ＝ＶＲ
×（ＲＡ ＋ＲＢ ）／ＲＢ
…（１）
して図３に示すようなバンドギャップ定電圧回路が用い
られている。ｎ個のトランジスタＱ１０１ 〜Ｑ１０ｎ
とトランジスタＱ４ とは、ベ―ス端子が共通に接続
し、エミッタ端子の間に抵抗Ｒ３ が接続している。抵
抗Ｒ３ とコモンの間に抵抗Ｒ４ が接続する。トラン
ジスタＱ１ ，Ｑ２ はトランジスタＱ１０１ 〜Ｑ１
０ｎ とトランジスタＱ４ のコレクタ電流を等しくす
るカレントミラ―回路を構成し、トランジスタＱ３ は
カレントミラ―回路におけるベ―ス電流による誤差を補
償するためのベ―ス電流補償回路を構成する。トランジ
スタＱ４ のコレクタ電圧はトランジスタＱ５ および
Ｑ６ からなる２段の出力エミッタフォロワ回路および
分割抵抗ＲＡ ，ＲＢ を介してトランジスタＱ１０１
〜Ｑ１０ｎ とトランジスタＱ４ のベ―ス端子にフ
ィ―ドバックされる。バンドギャップ定電圧回路の公知
の原理により、抵抗Ｒ４ の両端には正の温度係数を持
った電圧が発生し、負の温度係数を持つトランジスタＱ
４ のベ―スエミッタ間電圧ＶＢＥと加算されて温度係
数０の電圧ＶＲ がトランジスタＱ４ 等のベ―ス端子
に現れる。その結果、次式で表される温度ドリフト０の
出力電圧ＶＯ を得ることができる ＶＯ ＝ＶＲ
×（ＲＡ ＋ＲＢ ）／ＲＢ
…（１）
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような構成のバンドギャップ定電圧回路では、電源電圧
をＶＣＣとしたとき、温度補償されたバッファ出力電圧
ＶＯ が、１．３Ｖ〜（ＶＣＣ−３）Ｖの範囲に限られ
てしまうという課題がある。すなわち分割抵抗ＲＡ を
ショ―トし、出力電圧ＶＯ を分圧して１．３Ｖ以下の
電圧を得ても、エミッタフォロワ回路のバッファを付加
すれば、そのベ―スエミッタ間電圧ＶＢＥによる温度ド
リフトの問題が新たに生じてしまう。この発明は上記の
課題を解決するためになされたもので、温度補償された
定電圧出力が、１．３Ｖ以下で得られる基準電圧発生回
路を実現することを目的とする。
ような構成のバンドギャップ定電圧回路では、電源電圧
をＶＣＣとしたとき、温度補償されたバッファ出力電圧
ＶＯ が、１．３Ｖ〜（ＶＣＣ−３）Ｖの範囲に限られ
てしまうという課題がある。すなわち分割抵抗ＲＡ を
ショ―トし、出力電圧ＶＯ を分圧して１．３Ｖ以下の
電圧を得ても、エミッタフォロワ回路のバッファを付加
すれば、そのベ―スエミッタ間電圧ＶＢＥによる温度ド
リフトの問題が新たに生じてしまう。この発明は上記の
課題を解決するためになされたもので、温度補償された
定電圧出力が、１．３Ｖ以下で得られる基準電圧発生回
路を実現することを目的とする。
【０００４】
【課題を解決するための手段】本発明に係る基準電圧発
生回路の第１は、出力段に２段構成のエミッタフォロワ
回路を有するバンドギャップ定電圧回路と、初段の前記
エミッタフォロワ回路においてエミッタ端子とコモンの
間に接続する２つの分割抵抗と、一方の前記分割抵抗の
一端にコレクタ端子およびベ―ス端子が接続し他方の前
記分割抵抗の一端にエミッタ端子が接続する第１のトラ
ンジスタと、この第１のトランジスタと共にカレントミ
ラ―回路を構成する第２のトランジスタと、この第２の
トランジスタのｈＦＥの温度変動を補償するベ―ス電流
ドリフト補償回路とを備えたことを特徴とする。本発明
に係る基準電圧発生回路の第２は、出力段に２段構成の
エミッタフォロワ回路を有するバンドギャップ定電圧回
路と、初段の前記エミッタフォロワ回路においてエミッ
タ端子とコモンの間に接続する２つの分割抵抗と、一方
の前記分割抵抗の一端にコレクタ端子が接続し他方の前
記分割抵抗の一端にエミッタ端子が接続する第１のトラ
ンジスタと、この第１のトランジスタと共にカレントミ
ラ―回路を構成する第２のトランジスタと、この第２の
トランジスタのコレクタ端子にエミッタ端子が接続し電
源に関連してコレクタ端子が接続し一方の前記分割抵抗
の一端にベース端子が接続する第３のトランジスタと、
後段の前記エミッタフォロワ回路においてエミッタ端子
と抵抗の間に接続するダイオード接続された第４のトラ
ンジスタとを備えたことを特徴とする。
生回路の第１は、出力段に２段構成のエミッタフォロワ
回路を有するバンドギャップ定電圧回路と、初段の前記
エミッタフォロワ回路においてエミッタ端子とコモンの
間に接続する２つの分割抵抗と、一方の前記分割抵抗の
一端にコレクタ端子およびベ―ス端子が接続し他方の前
記分割抵抗の一端にエミッタ端子が接続する第１のトラ
ンジスタと、この第１のトランジスタと共にカレントミ
ラ―回路を構成する第２のトランジスタと、この第２の
トランジスタのｈＦＥの温度変動を補償するベ―ス電流
ドリフト補償回路とを備えたことを特徴とする。本発明
に係る基準電圧発生回路の第２は、出力段に２段構成の
エミッタフォロワ回路を有するバンドギャップ定電圧回
路と、初段の前記エミッタフォロワ回路においてエミッ
タ端子とコモンの間に接続する２つの分割抵抗と、一方
の前記分割抵抗の一端にコレクタ端子が接続し他方の前
記分割抵抗の一端にエミッタ端子が接続する第１のトラ
ンジスタと、この第１のトランジスタと共にカレントミ
ラ―回路を構成する第２のトランジスタと、この第２の
トランジスタのコレクタ端子にエミッタ端子が接続し電
源に関連してコレクタ端子が接続し一方の前記分割抵抗
の一端にベース端子が接続する第３のトランジスタと、
後段の前記エミッタフォロワ回路においてエミッタ端子
と抵抗の間に接続するダイオード接続された第４のトラ
ンジスタとを備えたことを特徴とする。
【０００５】
【作用】基準電圧発生回路の第１では前段のエミッタフ
ォロワ回路出力に現れる後段のエミッタフォロワ回路の
ＶＢＥの温度係数は、第１のトランジスタのＶＢＥによ
り相殺され、分割抵抗で分圧された後これにトラッキン
グする第２のトランジスタのエミッタ端子から温度ドリ
フト０の出力が得られる。基準電圧発生回路の第２では
前段のエミッタフォロワ回路出力に現れる後段のエミッ
タフォロワ回路および第４のトランジスタのＶＢＥの温
度係数は、第１および第３のトランジスタのＶＢＥによ
り相殺され、分割抵抗で分圧された後これにトラッキン
グする第２のトランジスタのエミッタ端子から温度ドリ
フト０の出力が得られる。
ォロワ回路出力に現れる後段のエミッタフォロワ回路の
ＶＢＥの温度係数は、第１のトランジスタのＶＢＥによ
り相殺され、分割抵抗で分圧された後これにトラッキン
グする第２のトランジスタのエミッタ端子から温度ドリ
フト０の出力が得られる。基準電圧発生回路の第２では
前段のエミッタフォロワ回路出力に現れる後段のエミッ
タフォロワ回路および第４のトランジスタのＶＢＥの温
度係数は、第１および第３のトランジスタのＶＢＥによ
り相殺され、分割抵抗で分圧された後これにトラッキン
グする第２のトランジスタのエミッタ端子から温度ドリ
フト０の出力が得られる。
【０００６】
【実施例】図１は本発明に係る基準電圧発生回路の一実
施例を示す構成ブロック図である。図３と同じ部分は同
一の記号を付して説明を省略する。後段の出力エミッタ
フォロワ回路を構成するトランジスタＱ６ のエミッタ
端子は、トランジスタＱ１０１〜Ｑ１０ｎ とトランジ
スタＱ４ のベ―ス端子に共通接続されるとともに、エ
ミッタ負荷抵抗Ｒ５ を介してコモンに接続する。前段
の出力エミッタフォロワ回路を構成するトランジスタＱ
５ のエミッタ端子は、分割抵抗Ｒ１ の一端に接続し
、分割抵抗Ｒ１ の他端は第１のトランジスタＱ７ の
コレクタ端子およびベ―ス端子に接続する。トランジス
タＱ７ のエミッタ端子は抵抗Ｒ２ の一端に接続し、
抵抗Ｒ２の他端がコモンに接続する。トランジスタＱ７
のベ―ス端子は互いにカレントミラ―回路を構成する
第２のトランジスタＱ１２のベ―ス端子に接続する。ト
ランジスタＱ１２のエミッタ端子は抵抗Ｒ７ を介して
コモンに接続し、コレクタ端子はトランジスタＱ１１の
エミッタ端子に接続する。トランジスタＱ１１のコレク
タ端子は正の電源電圧ＶＣＣに接続する。 トランジスタＱ８ とＱ９ はトランジスタＱ１ ，Ｑ
２ と同様なカレントミラ―回路を構成し、トランジス
タＱ１０はトランジスタＱ３と同様なベ―ス電流補償回
路を構成する。トランジスタＱ１０のコレクタ端子はト
ランジスタＱ１２のベ―ス端子に接続する。抵抗Ｒ８
，Ｒ９ およびトランジスタＱ８ 〜Ｑ１１はベ―ス電
流ドリフト補償回路１を構成する。
施例を示す構成ブロック図である。図３と同じ部分は同
一の記号を付して説明を省略する。後段の出力エミッタ
フォロワ回路を構成するトランジスタＱ６ のエミッタ
端子は、トランジスタＱ１０１〜Ｑ１０ｎ とトランジ
スタＱ４ のベ―ス端子に共通接続されるとともに、エ
ミッタ負荷抵抗Ｒ５ を介してコモンに接続する。前段
の出力エミッタフォロワ回路を構成するトランジスタＱ
５ のエミッタ端子は、分割抵抗Ｒ１ の一端に接続し
、分割抵抗Ｒ１ の他端は第１のトランジスタＱ７ の
コレクタ端子およびベ―ス端子に接続する。トランジス
タＱ７ のエミッタ端子は抵抗Ｒ２ の一端に接続し、
抵抗Ｒ２の他端がコモンに接続する。トランジスタＱ７
のベ―ス端子は互いにカレントミラ―回路を構成する
第２のトランジスタＱ１２のベ―ス端子に接続する。ト
ランジスタＱ１２のエミッタ端子は抵抗Ｒ７ を介して
コモンに接続し、コレクタ端子はトランジスタＱ１１の
エミッタ端子に接続する。トランジスタＱ１１のコレク
タ端子は正の電源電圧ＶＣＣに接続する。 トランジスタＱ８ とＱ９ はトランジスタＱ１ ，Ｑ
２ と同様なカレントミラ―回路を構成し、トランジス
タＱ１０はトランジスタＱ３と同様なベ―ス電流補償回
路を構成する。トランジスタＱ１０のコレクタ端子はト
ランジスタＱ１２のベ―ス端子に接続する。抵抗Ｒ８
，Ｒ９ およびトランジスタＱ８ 〜Ｑ１１はベ―ス電
流ドリフト補償回路１を構成する。
【０００７】上記の構成の基準電圧発生回路の動作を次
に説明する。バンドギャップ定電圧回路の原理により、
トランジスタＱ６ のエミッタ端子電圧ＶＲＥＦ１は温
度係数がほぼ０となるが、トランジスタＱ５ のエミッ
タ端子電圧すなわちトランジスタＱ６ のベ―ス端子の
電圧はこれよりＶＢＥだけ上がった電圧となり、約−２
ｍＶの温度係数を持つ。ここでトランジスタＱ５ のエ
ミッタ電流とトランジスタＱ６ のエミッタ電流を等し
くとると、トランジスタＱ５ のエミッタ端子の温度係
数はトランジスタＱ７のＶＢＥの温度係数により相殺さ
れ、トランジスタＱ７ のエミッタ端子に温度係数が０
に近い電圧が現れる。この電圧はトランジスタＱ７ と
ともにカレントミラ―回路を構成するトランジスタＱ１
２のエミッタ端子に同電位でトラッキングされて現れる
。ベ―ス電流ドリフト補償回路１において、トランジス
タＱ１１はトランジスタＱ１２のｈＦＥの温度変動によ
るコレクタ電流Ｉ３ の変化をＱ１１のベ―ス電流の変
化に変換し、Ｑ８ ，Ｑ９ ，Ｒ８ ，Ｒ９ からなる
カレントミラ―回路およびＱ１０からなるベ―ス電流補
償回路によりＱ１１のベ―ス電流と等しい補償用ベ―ス
電流Ｉ４ をトランジスタＱ１２のベ―ス端子に流入す
る。その結果、トランジスタＱ７ のコレクタ電流の一
部がトランジスタＱ１２のベ―ス端子に流れ込むことが
なくなり、トランジスタＱ７ のエミッタ電流はトラン
ジスタＱ６ のエミッタ電流と正確に等しく保たれる。 以上の結果得られる、温度補償されたバッファ電圧出力
ＶＲＥＦ２は次式で現される。 ＶＲＥＦ２＝Ｒ２ ・ＶＲＥ
Ｆ１／（Ｒ１ ＋Ｒ２ ）
…（２）すなわち、バンドギャップ電圧ＶＲＥＦ１（
約１．３Ｖ）より低い定電圧出力を得ることができる。
に説明する。バンドギャップ定電圧回路の原理により、
トランジスタＱ６ のエミッタ端子電圧ＶＲＥＦ１は温
度係数がほぼ０となるが、トランジスタＱ５ のエミッ
タ端子電圧すなわちトランジスタＱ６ のベ―ス端子の
電圧はこれよりＶＢＥだけ上がった電圧となり、約−２
ｍＶの温度係数を持つ。ここでトランジスタＱ５ のエ
ミッタ電流とトランジスタＱ６ のエミッタ電流を等し
くとると、トランジスタＱ５ のエミッタ端子の温度係
数はトランジスタＱ７のＶＢＥの温度係数により相殺さ
れ、トランジスタＱ７ のエミッタ端子に温度係数が０
に近い電圧が現れる。この電圧はトランジスタＱ７ と
ともにカレントミラ―回路を構成するトランジスタＱ１
２のエミッタ端子に同電位でトラッキングされて現れる
。ベ―ス電流ドリフト補償回路１において、トランジス
タＱ１１はトランジスタＱ１２のｈＦＥの温度変動によ
るコレクタ電流Ｉ３ の変化をＱ１１のベ―ス電流の変
化に変換し、Ｑ８ ，Ｑ９ ，Ｒ８ ，Ｒ９ からなる
カレントミラ―回路およびＱ１０からなるベ―ス電流補
償回路によりＱ１１のベ―ス電流と等しい補償用ベ―ス
電流Ｉ４ をトランジスタＱ１２のベ―ス端子に流入す
る。その結果、トランジスタＱ７ のコレクタ電流の一
部がトランジスタＱ１２のベ―ス端子に流れ込むことが
なくなり、トランジスタＱ７ のエミッタ電流はトラン
ジスタＱ６ のエミッタ電流と正確に等しく保たれる。 以上の結果得られる、温度補償されたバッファ電圧出力
ＶＲＥＦ２は次式で現される。 ＶＲＥＦ２＝Ｒ２ ・ＶＲＥ
Ｆ１／（Ｒ１ ＋Ｒ２ ）
…（２）すなわち、バンドギャップ電圧ＶＲＥＦ１（
約１．３Ｖ）より低い定電圧出力を得ることができる。
【０００８】上記のような構成の基準電圧発生回路によ
れば、約１．３Ｖ以下の定電圧出力がバッファを介して
低出力インピ―ダンスで得られる。１．３Ｖよりはるか
に低い電圧でも温度ドリフトが０に近くなり、例えば、
ＶＲＥＦ２＝０．２Ｖで温度係数は２５ｐｐｍ／℃以下
である。
れば、約１．３Ｖ以下の定電圧出力がバッファを介して
低出力インピ―ダンスで得られる。１．３Ｖよりはるか
に低い電圧でも温度ドリフトが０に近くなり、例えば、
ＶＲＥＦ２＝０．２Ｖで温度係数は２５ｐｐｍ／℃以下
である。
【０００９】なお図１の点線で示すように、トランジス
タＱ６ のエミッタ端子と抵抗Ｒ５ の間に抵抗Ｒ６
を接続すればトランジスタＱ６ のエミッタ端子から１
．３Ｖより高い定電圧出力ＶＲＥＦ３（最大約ＶＣＣ−
３Ｖ）を同時に出力することができる。このとき各定電
圧の間には ＶＲＥＦ３＝
（Ｒ５ ＋Ｒ６ ）・ＶＲＥＦ１／Ｒ５
…（３） Ｖ
ＲＥＦ２＝Ｒ２ ・ＶＲＥＦ３／（Ｒ１ ＋Ｒ２ ）
…（４）の関係がある。また抵
抗Ｒ６ を挿入せずに、ＶＲＥＦ１（約１．３Ｖ）とＶ
ＲＥＦ２の２出力としてもよい。２つの温度ドリフト０
の出力はサンプラやフラッシュＡＤ変換器等に利用する
ことができる。また図２のように回路を付加することに
より、温度変動のない定電流源を構成することができる
。トランジスタＱ７ ，Ｑ１２のベ―ス端子にトランジ
スタＱ１３のベ―ス端子を接続し、エミッタ抵抗Ｒｘ
と共に定電流回路を構成すると、次式で現される定電流
出力ＩＯ を得ることができる。 ＩＯ ＝ＶＲＥＦ２／Ｒｘ
…（５）ただしこのときベ―ス電流ド
リフト補償回路１でトランジスタＱ１３のベ―ス電流の
ドリフトも補償するため、
Ｒ１８／Ｒ９ ＝１／（１＋Ｒｘ ／Ｒ７ ）
…（６）とする。またＮＰＮト
ランジスタとＰＮＰトランジスタを全て入替えて、負の
定電圧出力とすることもできる。
タＱ６ のエミッタ端子と抵抗Ｒ５ の間に抵抗Ｒ６
を接続すればトランジスタＱ６ のエミッタ端子から１
．３Ｖより高い定電圧出力ＶＲＥＦ３（最大約ＶＣＣ−
３Ｖ）を同時に出力することができる。このとき各定電
圧の間には ＶＲＥＦ３＝
（Ｒ５ ＋Ｒ６ ）・ＶＲＥＦ１／Ｒ５
…（３） Ｖ
ＲＥＦ２＝Ｒ２ ・ＶＲＥＦ３／（Ｒ１ ＋Ｒ２ ）
…（４）の関係がある。また抵
抗Ｒ６ を挿入せずに、ＶＲＥＦ１（約１．３Ｖ）とＶ
ＲＥＦ２の２出力としてもよい。２つの温度ドリフト０
の出力はサンプラやフラッシュＡＤ変換器等に利用する
ことができる。また図２のように回路を付加することに
より、温度変動のない定電流源を構成することができる
。トランジスタＱ７ ，Ｑ１２のベ―ス端子にトランジ
スタＱ１３のベ―ス端子を接続し、エミッタ抵抗Ｒｘ
と共に定電流回路を構成すると、次式で現される定電流
出力ＩＯ を得ることができる。 ＩＯ ＝ＶＲＥＦ２／Ｒｘ
…（５）ただしこのときベ―ス電流ド
リフト補償回路１でトランジスタＱ１３のベ―ス電流の
ドリフトも補償するため、
Ｒ１８／Ｒ９ ＝１／（１＋Ｒｘ ／Ｒ７ ）
…（６）とする。またＮＰＮト
ランジスタとＰＮＰトランジスタを全て入替えて、負の
定電圧出力とすることもできる。
【００１０】図４は本発明に係る基準電圧発生回路の第
２の実施例を示す構成ブロック図である。図１，図２と
同じ部分は同一の記号を付して説明を省略する。トラン
ジスタＱ６ のエミッタ端子はダイオード接続された第
４のトランジスタＱ１４のベースおよびコレクタ端子に
接続し、抵抗Ｒ５ の一端，トランジスタＱ１０１ 〜
Ｑ１０ｎ およびトランジスタＱ４ のベース端子は第
４のトランジスタＱ１４のエミッタ端子に接続する。図
１の場合と異なり、トランジスタＱ７ のベース端子と
コレクタ端子の間は短絡されていない。また第３のトラ
ンジスタＱ１１のベース端子は分割抵抗Ｒ１ の他端に
接続する。またトランジスタＱ７ ，Ｑ１１およびＱ１
２からなる点線内の回路２は公知のウィルソン・カレン
トミラー回路（グレイ／メイヤー著・永田監訳「アナロ
グ集積回路設計技術（上）」培風館ｐ２２８−ｐ２２９
）を構成する。
２の実施例を示す構成ブロック図である。図１，図２と
同じ部分は同一の記号を付して説明を省略する。トラン
ジスタＱ６ のエミッタ端子はダイオード接続された第
４のトランジスタＱ１４のベースおよびコレクタ端子に
接続し、抵抗Ｒ５ の一端，トランジスタＱ１０１ 〜
Ｑ１０ｎ およびトランジスタＱ４ のベース端子は第
４のトランジスタＱ１４のエミッタ端子に接続する。図
１の場合と異なり、トランジスタＱ７ のベース端子と
コレクタ端子の間は短絡されていない。また第３のトラ
ンジスタＱ１１のベース端子は分割抵抗Ｒ１ の他端に
接続する。またトランジスタＱ７ ，Ｑ１１およびＱ１
２からなる点線内の回路２は公知のウィルソン・カレン
トミラー回路（グレイ／メイヤー著・永田監訳「アナロ
グ集積回路設計技術（上）」培風館ｐ２２８−ｐ２２９
）を構成する。
【００１１】上記の構成の基準電圧発生回路の動作を次
に説明する。トランジスタＱ５ のエミッタ電流Ｉ２
とトランジスタＱ６ のエミッタ電流Ｉ１が等しくなる
ように構成すると、Ａ点の電位はＶＲＥＦ１＋ＶＢＥと
なるのでトランジスタのＶＢＥの温度係数（約−２ｍＶ
／℃）を持ち、Ｂ点の電位はＶＲＥＦ１＋２ＶＢＥとな
るのでトランジスタのＶＢＥの２倍の温度係数（約−４
ｍＶ／℃）を持つ。抵抗Ｒ１ ，Ｒ２ からなる分圧回
路およびウィルソン・カレントミラー回路２により、Ｃ
，Ｄ点の電位はＶＲＥＦ１・Ｒ２ ／（Ｒ１ ＋Ｒ２
）となり、その温度係数はＶＲＥＦ１と同様に低くなる
。これはＣ点の電位はＢ点の電位からトランジスタＱ１
１およびＱ７ のＶＢＥを減じたものの分圧であり、Ｄ
点の電位はＢ点の電位からトランジスタＱ１１およびＱ
１２のＶＢＥを減じたものの分圧であるからである。こ
のようにして温度変動のない電圧出力ＶＲＥＦ２を得る
ことができる。また図２の場合と同様、トランジスタＱ
１３，抵抗Ｒｘ を付加することにより定電流回路を構
成し、前述（５）式に示した定電流ＩＯ を出力するこ
ともできる。また図１の場合と同様に、トランジスタＱ
１４のエミッタ端子と抵抗Ｒ５ の間に抵抗Ｒ６ を接
続すればトランジスタＱ１４のエミッタ端子から１．３
Ｖより高い定電圧出力ＶＲＥＦ３を得ることができる。
に説明する。トランジスタＱ５ のエミッタ電流Ｉ２
とトランジスタＱ６ のエミッタ電流Ｉ１が等しくなる
ように構成すると、Ａ点の電位はＶＲＥＦ１＋ＶＢＥと
なるのでトランジスタのＶＢＥの温度係数（約−２ｍＶ
／℃）を持ち、Ｂ点の電位はＶＲＥＦ１＋２ＶＢＥとな
るのでトランジスタのＶＢＥの２倍の温度係数（約−４
ｍＶ／℃）を持つ。抵抗Ｒ１ ，Ｒ２ からなる分圧回
路およびウィルソン・カレントミラー回路２により、Ｃ
，Ｄ点の電位はＶＲＥＦ１・Ｒ２ ／（Ｒ１ ＋Ｒ２
）となり、その温度係数はＶＲＥＦ１と同様に低くなる
。これはＣ点の電位はＢ点の電位からトランジスタＱ１
１およびＱ７ のＶＢＥを減じたものの分圧であり、Ｄ
点の電位はＢ点の電位からトランジスタＱ１１およびＱ
１２のＶＢＥを減じたものの分圧であるからである。こ
のようにして温度変動のない電圧出力ＶＲＥＦ２を得る
ことができる。また図２の場合と同様、トランジスタＱ
１３，抵抗Ｒｘ を付加することにより定電流回路を構
成し、前述（５）式に示した定電流ＩＯ を出力するこ
ともできる。また図１の場合と同様に、トランジスタＱ
１４のエミッタ端子と抵抗Ｒ５ の間に抵抗Ｒ６ を接
続すればトランジスタＱ１４のエミッタ端子から１．３
Ｖより高い定電圧出力ＶＲＥＦ３を得ることができる。
【００１２】このような構成の基準電圧発生回路によれ
ば、バンドギャップ電圧以下の定電圧出力を得るととも
に、ウィルソン・カレントミラー回路がトランジスタの
ベース電流の影響を押えるのに適しているので（前出文
献）、トランジスタＱ７ とＱ１２のエミッタ電流を等
しくすることができ、１．３Ｖより低い電圧で低ドリフ
トの安定な定電圧出力を得ることができ、同時に低ドリ
フトの定電流出力を得ることができる。
ば、バンドギャップ電圧以下の定電圧出力を得るととも
に、ウィルソン・カレントミラー回路がトランジスタの
ベース電流の影響を押えるのに適しているので（前出文
献）、トランジスタＱ７ とＱ１２のエミッタ電流を等
しくすることができ、１．３Ｖより低い電圧で低ドリフ
トの安定な定電圧出力を得ることができ、同時に低ドリ
フトの定電流出力を得ることができる。
【００１３】
【発明の効果】以上述べたように本発明によれば、温度
補償された定電圧出力が、１．３Ｖのバンドギャップ電
圧以下で得られる基準電圧発生回路を簡単な構成で実現
することができる。
補償された定電圧出力が、１．３Ｖのバンドギャップ電
圧以下で得られる基準電圧発生回路を簡単な構成で実現
することができる。
【図１】本発明に係る基準電圧発生回路の一実施例を示
す回路構成図である。
す回路構成図である。
【図２】図１装置の変形例を示す部分回路構成図である
。
。
【図３】従来のバンドギャップ定電圧回路を示す回路構
成図である。
成図である。
【図４】本発明に係る基準電圧発生回路の第２の実施例
を示す回路構成図である。
を示す回路構成図である。
１ ベ―ス電流ドリフト補償回路
Ｒ１ ，Ｒ２ 分割抵抗
Ｑ７ 第１のトランジスタ
Ｑ１２ 第２のトランジスタ
Ｑ１１ 第３のトランジスタ
Ｑ１４ 第４のトランジスタ
Claims (2)
- 【請求項１】出力段に２段構成のエミッタフォロワ回路
を有するバンドギャップ定電圧回路と、初段の前記エミ
ッタフォロワ回路においてエミッタ端子とコモンの間に
接続する２つの分割抵抗と、一方の前記分割抵抗の一端
にコレクタ端子およびベ―ス端子が接続し他方の前記分
割抵抗の一端にエミッタ端子が接続する第１のトランジ
スタと、この第１のトランジスタと共にカレントミラ―
回路を構成する第２のトランジスタと、この第２のトラ
ンジスタのｈＦＥの温度変動を補償するベ―ス電流ドリ
フト補償回路とを備えたことを特徴とする基準電圧発生
回路。 - 【請求項２】出力段に２段構成のエミッタフォロワ回路
を有するバンドギャップ定電圧回路と、初段の前記エミ
ッタフォロワ回路においてエミッタ端子とコモンの間に
接続する２つの分割抵抗と、一方の前記分割抵抗の一端
にコレクタ端子が接続し他方の前記分割抵抗の一端にエ
ミッタ端子が接続する第１のトランジスタと、この第１
のトランジスタと共にカレントミラ―回路を構成する第
２のトランジスタと、この第２のトランジスタのコレク
タ端子にエミッタ端子が接続し電源に関連してコレクタ
端子が接続し一方の前記分割抵抗の一端にベース端子が
接続する第３のトランジスタと、後段の前記エミッタフ
ォロワ回路においてエミッタ端子と抵抗の間に接続する
ダイオード接続された第４のトランジスタとを備えたこ
とを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218960A JP3057337B2 (ja) | 1991-03-05 | 1991-08-29 | 基準電圧発生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3856891 | 1991-03-05 | ||
| JP3-38568 | 1991-03-05 | ||
| JP3218960A JP3057337B2 (ja) | 1991-03-05 | 1991-08-29 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330507A true JPH04330507A (ja) | 1992-11-18 |
| JP3057337B2 JP3057337B2 (ja) | 2000-06-26 |
Family
ID=26377833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218960A Expired - Fee Related JP3057337B2 (ja) | 1991-03-05 | 1991-08-29 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057337B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222966A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | サンプル・ホールド回路 |
| KR19990065308A (ko) * | 1998-01-12 | 1999-08-05 | 윤종용 | 기준 전압 발생 장치 |
| JP2005122642A (ja) * | 2003-10-20 | 2005-05-12 | Nec Electronics Corp | 定電圧発生回路 |
-
1991
- 1991-08-29 JP JP3218960A patent/JP3057337B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222966A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | サンプル・ホールド回路 |
| KR19990065308A (ko) * | 1998-01-12 | 1999-08-05 | 윤종용 | 기준 전압 발생 장치 |
| JP2005122642A (ja) * | 2003-10-20 | 2005-05-12 | Nec Electronics Corp | 定電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3057337B2 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11221638B2 (en) | Offset corrected bandgap reference and temperature sensor | |
| US5229711A (en) | Reference voltage generating circuit | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US6294902B1 (en) | Bandgap reference having power supply ripple rejection | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPS635923B2 (ja) | ||
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPH0259912A (ja) | 差動電圧源 | |
| US4422033A (en) | Temperature-stabilized voltage source | |
| CA1199079A (en) | High input impedance circuit | |
| KR920005258B1 (ko) | 기준전압회로 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JP3057337B2 (ja) | 基準電圧発生回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPS6286417A (ja) | 電圧調整回路 | |
| US5179357A (en) | High g temperature compensated current source | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| KR100284964B1 (ko) | 전류원 회로 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| KR0150128B1 (ko) | 온도 특성이 네가티브인 저항을 사용한 저전압 동작, 저출력의 밴드 갭 볼티지 레퍼런스 회로 | |
| JPH09205331A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |