JPH08222966A

JPH08222966A - サンプル・ホールド回路

Info

Publication number: JPH08222966A
Application number: JP7025045A
Authority: JP
Inventors: Yoji Hirano; 要二平野; Goro Ueda; 吾朗上田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-02-14
Filing date: 1995-02-14
Publication date: 1996-08-30
Also published as: US5691657A

Abstract

(57)【要約】【目的】アナログ信号を高速にサンプリングし、バイポ
ーラトランジスタ構成の高速の差動増幅器の入力電流に
よるホールドコンデンサのリークを実質的に抑え精度よ
くサンプリングしホールドするサンプル・ホールド回路
を提供する。【構成】エミッタどおしを共通接続したバイポーラトラ
ンジスタ（３３５，３３６）で構成される差動アンプ３
５０とトランジスタ３３５のベースにエミッタを接続し
そのベースにホールドコンデンサ１１の出力信号を受け
るエミッタフォロア動作するトランジスタ３４１とで構
成される差動増幅器３０１と、トランジスタ３４１のコ
レクタに電流を供給するトランジスタ２１５とトランジ
スタ２１３および２１４によるカレントミラー回路とで
トランジスタ２１５のベース電流に等しい補償電流を供
給するリーク電流補償回路２０１とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ信号のサンプ
ルおよびホールドを行うサンプル・ホールド回路に関
し、特にバイポーラトランジスタで構成されるサンプル
・ホールド回路に関する。

【０００２】

【従来の技術】Ａ−Ｄコンバータによりアナログ信号が
ディジタル信号に変換される場合、変換に一定の時間を
要することから、変換されるべきアナログ信号の電位
は、かかる一定時間保持されている必要がある。この要
請から、通常Ａ−Ｄコンバータの入力部にはサンプル・
ホールド回路が用いられる（特開平４−７１８３８号公
報、特開昭６４−７６５９５号公報参照）。

【０００３】従来のサンプル・ホールド回路の構成を図
７を参照して説明する。

【０００４】この従来のサンプル・ホールド回路は、入
力端子１３に入力されるアナログ信号をクロック信号１
４および反転クロック信号１２に同期してサンプリング
動作およびホールド動作を行い、これを増幅して出力端
子３９に出力する回路であり、クロック信号１４および
反転クロック信号１２を受けてサンプリング動作および
ホールド動作の切り換えを行うアナログ信号制御回路１
０と、アナログ信号制御回路１０の端子１５からの出力
を受けて充放電するホールドコンデンサ１１と、このホ
ールドコンデンサ１１の出力を受けこれを増幅して出力
する差動増幅器３０と、この差動増幅器３０の入力ベー
ス電流のために生じるホールドコンデンサ１１のリーク
電流を補償するリーク電流保証回路２０とからなる。

【０００５】アナログ信号制御回路１０は、入力端子１
３に供給されるアナログ入力信号をそれぞれのベースに
受けるＰＮＰトランジスタ６とＮＰＮトランジスタ１を
備えており、ＰＮＰトランジスタ６のコレクタ端子は低
位電源端子ＧＮＤに、エミッタ端子は定電流源回路ＩＩ
４とＮＰＮトランジスタ７のベース端子とに共通接続
（節点Ｎ１）され、ＮＰＮトランジスタ１のコレクタ端
子は高位電源端子Ｖｃｃに、エミッタ端子は定電流源回
路ＩＩ３とＰＮＰトランジスタ２のベース端子とに共通
接続されている。また、ＮＰＮトランジスタ７のコレク
タ端子は高位電源端子Ｖｃｃに、ＰＮＰトランジスタ２
のコレクタ端子は定電源端子ＧＮＤにそれぞれ接続さ
れ、トランジスタ７および２のそれぞれのエミッタ端子
は端子１５に共通接続されている。また、定電流源回路
ＩＩ３はクロック信号１４をベース端子に入力するＮＰ
Ｎトランジスタ３と、クロック信号１４のハイレベル電
位とローレベル電位の中間レベルの一定電位ＶＲ２をベ
ースに受けるＮＰＮトランジスタ４と、一端がＮＰＮト
ランジスタ３および４のエミッタ端子に共通接続され他
端が低位電源端子ＧＮＤに接続される定電流源Ｉ１とか
らなり、ＰＮＰトランジスタ４のコレクタ端子は高位電
源端子Ｖｃｃに接続されている。定電流源回路ＩＩ４は
反転クロック信号１２をベース端子に入力するＰＮＰト
ランジスタ８と反転クロック信号１２のハイレベル電位
とローレベル電位の中間レベルの一定電位ＶＲ１をベー
スに受けるＰＮＰトランジスタ９と、一端がＰＮＰトラ
ンジスタ８および９のエミッタ端子に共通接続され他端
が高位電源端子Ｖｃｃに接続される定電流源Ｉ２とから
なり、ＰＮＰトランジスタ９のコレクタ端子は低位電源
端子ＧＮＤに接続されている。

【０００６】次に、アナログ信号制御回路１０の動作に
ついて説明する。アナログ信号制御回路１０は、クロッ
ク信号１４がハイレベルになると（すなわち、反転クロ
ック信号１２がＰ−レベルになると）、ＮＰＮトランジ
スタ３およびＰＮＰトランジスタ８のそれぞれがＯＮ
し、節点Ｎ１は入力レベル（ＤＩＮ）からＰＮＰトラン
ジスタ６のベース・エミッタ間の順方向電圧（以降“Ｖ
Ｆ”と記す）分だけ高いレベルまでプルアップされ、節
点Ｎ２は入力レベルからＮＰＮトランジスタ１のＶＦ分
だけ下がったレベルまでプルダウンされる。同時に節点
Ｎ３は節点Ｎ１からＮＰＮトランジスタ２のＶＦ分低い
レベルであり、かつ節点Ｎ２からＰＮＰトランジスタ７
のＶＦ分高いレベルにクランプされる。従って、ＰＮＰ
トランジスタ２および６の順方向電圧ＶＦとＮＰＮトラ
ンジスタ１および７の順方向電圧ＶＦを同じ値に設定す
ることにより、節点Ｎ３は入力レベル（ＤＩＮ）と同じ
電位となるので、端子１５には入力レベル（ＤＩＮ）と
同じ電位が現れる。かかる動作を行っている期間をサン
プリングモードという。一方、クロック信号１４がロウ
レベルとなると（すなわち、反転クロック信号１２がハ
イレベルとなると）、節点Ｎ１は定電流源Ｉ２と切り放
され、ＮＰＮトランジスタ７はカットオフとなり、同様
に節点Ｎ２は定電流源Ｉ１と切り放され、ＰＮＰトラン
ジスタ２はカットオフとなる。したがって、端子１５は
フローティング状態となる。かかる動作を行っている期
間をホールドモードという。

【０００７】また、ＰＮＰトランジスタ９およびＮＰＮ
トランジスタ４のそれぞれはいずれのサンプルホールド
回路にもサンプリングクロック信号ＣＬＫが入っていな
い場合に全てのサンプルホールド回路が動作していない
ことを補償するものであり、前述のとおり、ＰＮＰトラ
ンジスタ９のベース端子には反転クロック信号１２のハ
イレベルとロウレベルとの間の中間電位レベルを、ＮＰ
Ｎトランジスタ４のベース端子にはクロック信号１４の
ロウレベルと中間レベルとの間の電位レベルを与えられ
る。但しこれはサンプルホールド自体の動作とは直接関
係していないので詳細な説明を省略する。

【０００８】一方、端子１５はホールドコンデンサ１１
の一端１６に接続されており、端子１５に現れる電位は
かかるホールドコンデンサ１１にチャージされる。前述
のとおり、端子１５に現れる電位は、サンプリングモー
ドにおいては入力レベル（ＤＩＮ）となり、ホールドモ
ードにおいてはフローティング状態となるので、ホール
ドコンデンサ１１は、サンプリングモードにおいて入力
レベル（ＤＩＮ）をチャージし、ホールドモードにおい
てかかるレベルを保持する。したがって、ホールドコン
デンサ１１の一端１６の電位は、クロック信号１４およ
び反転クロック信号１２に同期して刻々と変化すること
になる。

【０００９】また、差動増幅器３０は、ホールドコンデ
ンサ１１に保持されたホールド電圧を端子３８に受け、
これを増幅して出力端子３９に出力するものであり、端
子３８にベースが接続されたトランジスタ３５と、トラ
ンジスタ３５のエミッタにエミッタが接続されたトラン
ジスタ３６と、トランジスタ３５およびトランジスタ３
６のエミッタに共通接続された電流値Ｉを有する定電流
源３７と、トランジスタ３５のコレクタに接続されアク
ティブ負荷として構成される抵抗３１およびトランジス
タ３３と、トランジスタ３６のコレクタに接続されアク
ティブ負荷として構成される抵抗３２およびトランジス
タ３４とからなる。トランジスタ３５およびトランジス
タ３６はこの差動増幅器３０の差動入力トランジスタと
して動作する。トランジスタ３３およびトランジスタ３
４はベースが互いに接続され、さらにトランジスタ３３
のベースとコレクタが接続されており、トランジスタ３
３のコレクタ電流をカレントミラー電流としてトランジ
スタ３４のコレクタ電流とするアクティブ負荷として動
作する。また、トランジスタ３６のコレクタはトランジ
スタ３６のベースに帰還接続されている。

【００１０】このような構成の差動増幅器３０は、入力
側トランジスタ３５およびトランジスタ３６のそれぞれ
に定電流源３７の電流値Ｉの１／２づつ電流が流れる。
すなわち、トランジスタ３５のベース電流として電流増
幅率βで除算した値（Ｉ／２β）の電流が流れる。一
方、トランジスタ３５の上記ベース電流のため、ホール
ドコンデンサ１１に蓄積された電荷が減少するので、ホ
ールドコンデンサ１１の一端１６にはこれを補償するた
めのリーク電流補償回路２０が接続されている。このリ
ーク電流補償回路２０の回路図を図８に示す。

【００１１】図８を参照すると、このリーク電流補償回
路２０は、トランジスタ３５と等価なトランジスタ２２
を有し、このトランジスタ２２のエミッタには定電流
（Ｉ／２）の電流を流す定電流源５６が接続されてい
る。したがって、トランジスタ２２にはトランジスタ３
５のベース電流（Ｉ／２β）と同じベース電流が流れ
る。この電流（Ｉ／２β）はトランジスタ５８および６
０のそれぞれからなるカレントミラー回路６１とトラン
ジスタ６２および６４のそれぞれからなるカレントミラ
ー回路６５を通して端子２１からとり出され、トランジ
スタ３５のベースに供給される。この結果、差動増幅器
３０のトランジスタ３５のベース電流によるホールドコ
ンデンサ１１のリーク電流はリーク電流補償回路２０に
より補償され、バイポーラ構成によるサンプル・ホール
ド回路は精度よく動作する。

【００１２】

【発明が解決しようとする課題】しかしながら、かかる
従来例ではこのリーク電流補償回路２０のベース電流生
成トランジスタ２２のベース電流を（Ｉ／２β）として
補正しているが、トランジスタ２２のベース電流は差動
増幅器３０のトランジスタ３３および３４のベース電流
の影響も受け、さらに、トランジスタ３５のベース・エ
ミッタ順方向電圧およびトランジスタ３６のベース・エ
ミッタ順方向電圧の製造バラツキによっても影響を受
け、またさらに、トランジスタ３５のコレクタ・エミッ
タ電圧とトランジスタ３６のコレクタ・エミッタ電圧の
違いによるアーリ効果の影響も受けることから、トラン
ジスタ２２のベース電流は（Ｉ／２β）からずれ、精度
の高いサンプル・ホールド回路が実現できないという問
題点があった。さらに、そのベース電流補償回路２０に
（Ｉ／２）の電流値を有する定電流源が必要であり、消
費電力の増大を招く問題があった。

【００１３】したがって、本発明の目的は、上記の問題
に鑑み消費電力を実質的にアップさせることなく、ホー
ルドコンデンサからのリーク電流を正確に補償し、精度
の高い動作を行うサンプル・ホールド回路を提供するこ
とである。

【００１４】

【課題を解決するための手段】本発明のサンプル・ホー
ルド回路は、入力信号の電位をホールドコンデンサの一
端に供給する第１の手段と、かかる一端にベースが接続
されエミッタフォロア動作するトランジスタと、該トラ
ンジスタのエミッタに接続された増幅器と、該トランジ
スタにベース電流を供給する第２の手段とを備えてい
る。

【００１５】これにより、増幅器はホールドコンデンサ
に蓄積された電位を直接ではなく、エミッタフォロア動
作するトランジスタを介して受けることになるので、リ
ーク電流補償回路は、増幅器の影響を受けることなく精
度の高いリーク電流補償を行うことができる。しかも、
かかるトランジスタのコレクタ電流をリーク電流補償に
直接用いることができ、したがって、リーク電流補償回
路に定電流源を用いる必要がなくなる。

【００１６】

【実施例】次に、本発明の実施例につき図面を参照して
説明する。なお、図面において、従来例と同等な部分に
ついては従来例と同じ参照番号を付し、その説明を省略
する。

【００１７】図６は、本発明のサンプルホールド回路の
一適用分野である液晶表示装置を示す図である。液晶表
示装置は、当初電卓やディジタル時計の表示として登場
し、現在、パーソナルコンピュータ、テレブまたはワー
ドプロセッサ等の表示装置として急速に普及しつつあ
る。

【００１８】これら液晶表示装置のうちマトリックス配
置された液晶に一種の記憶動作をさせるトランジスタま
たはダイオードのアクティブ素子を含む各々の画素を有
するアクティブマトリックス型の液晶表示装置が、良好
なコントラスト比の高画質表示を実現できるため注目さ
れている。すなわち、上記アクティブ素子はオン／オフ
するスイッチとして動作し、操作信号により選択状態
（オン状態）にあるアクティブ素子を介して表示信号が
画素に伝達される。その後上述の選択されたアクティブ
素子が非選択状態（オフ状態）になると画素に印加され
た表示信号は電荷の状態で各画素に保持され常時液晶を
駆動し、その結果この液晶はそのスタティク特性を良好
に再現し、高画素を実現できる。図６を参照すると、こ
の液晶表示装置は、１２８０行×１０２４列のアクティ
ブ素子を含む上記画素を有するＬＣＤパネル６０１と、
このＬＣＤパネル６０１のアクティブ素子に上記表示信
号を伝達するソースドライバ６０２の複数個と、上記ア
クティブ素子のオン／オフを制御する上述の操作信号を
伝達するゲートドライバ６０３の複数個と、この液晶表
示装置の表示信号を生成するＲＧＢのアナログ入力信号
を受け、内蔵するサンプル・ホールド回路によってアナ
ログ信号処理をするアナログ信号処理回路６０４と、こ
れらＲＧＢのアナログ信号のそれぞれの反転信号を生成
し上述の表示信号としてソースドライバ６０２に供給す
るデータ反転回路６０５と、アナログ信号処理回路６０
４およびデータ反転回路６０５の直流レベルを制御する
ＤＣ−ＤＣコンバータ６０６と、この液晶表示装置のソ
ースドライバ６０２、ゲートドライバ０３、データ反転
回路６０５およびアナログ信号処理回路６０４のそれぞ
れのタイミングを制御するタイミングコントローラ６０
７とを有する構成である。この液晶表示装置は、例えば
１０７．５ＭＨｚの高速クロック信号で動作するので、
アナログ信号処理回路６０４は高速動作が要求される。
したがって、このアナログ信号処理回路６０４に内蔵さ
れるサンプル・ホールド回路にも、高速動作が要求され
る。

【００１９】図１は、本発明の第１の実施例によるサン
プル・ホールド回路の構成を示す回路図である。図１に
示すとおり、第１の実施例によるサンプル・ホールド回
路は、クロック信号１４および反転クロック信号１２に
同期して、入力端子１３に供給されるアナログ信号のサ
ンプリング動作またはホールド動作の制御をするアナロ
グ信号制御回路１０と、このアナログ信号制御回路１０
の端子１５に現れる電位を受けてこれを保持するホール
ドコンデンサ１１と、ホールドコンデンサ１１に保持さ
れる電位を端子３３８に受ける差動増幅器３０１と、ホ
ールドコンデンサ１１のリーク電流を補償するリーク電
流補償回路２０１とからなる。アナログ信号制御回路１
０は、従来例におけるサンプル・ホールド回路のアナロ
グ信号制御回路と同一の構成であり、また、ホールドコ
ンデンサ１１も従来例におけるホールド・コンデンサと
同じ構成であるので、以下はリーク電流補償回路２０１
および差動増幅器３０１の構成とこれらの動作を中心に
説明する。

【００２０】差動増幅器３０１は、ホールドコンデンサ
１１に保持されたホールド電圧を端子３３８に受けこれ
を増幅して出力端子３３９に出力するものであり、端子
３３８がベースに接続されコレクタが端子３４０に接続
されエミッタが定電流源３４４に接続されてエミッタフ
ォロア動作するＮＰＮバイポーラトランジスタ３４１
と、トランジスタ３４１と定電流源３４４の接続点にベ
ースが接続されたＮＰＮバイポーラトランジスタ３３５
およびトランジスタ３３５のエミッタにエミッタが接続
されたＮＰＮバイポーラトランジスタ３３６から成る差
動アンプ３５０と、トランジスタ３３６のベースがエミ
ッタに接続されるとともに定電流源３４５がエミッタに
接続された、トランジスタ３４１と同一特性を有するよ
う設定されたエミッタフォロア動作するＮＰＮバイポー
ラトランジスタ３４２と、トランジスタ３３５のコレク
タに接続されアクティブ負荷として構成される抵抗３３
１およびＰＮＰバイポーラトランジスタ３３３と、トラ
ンジスタ３３６のコレクタに接続されアクティブ負荷と
して構成される抵抗３３２およびＰＮＰバイポーラトラ
ンジスタ３３４と、ベースがアクティブ負荷のトランジ
スタ３３４のコレクタとトランジスタ３３６のコレクタ
の接続点に接続され、エミッタがトランジスタ３４２の
ベースに接続されるとともに定電流源３４６に接続され
て出力端子３３９の出力を帰還するＮＰＮバイポーラト
ランジスタ３４３とを含む。

【００２１】リーク電流補償回路２０１は、差動増幅器
３０１のエミッタフォロア動作するトランジスタ３４１
のコレクタ電流を検出するＮＰＮトランジスタ２１５を
有しており、このトランジスタ２１５のコレクタは高電
位電源Ｖｃｃに接続されエミッタは端子２４０を介して
端子３４０に接続されて、エミッタフォロア動作するト
ランジスタ３４１にコレクタ電流を供給している。ま
た、トランジスタ２１５にベース電流を供給するために
トランジスタ２１５のベースにベースとコレクタが共通
接続されたＰＮＰトランジスタ２１４と、トランジスタ
２１４のエミッタと電源Ｖｃｃに間に接続された抵抗２
１２と、トランジスタ２１４のベースにベースが接続さ
れたＰＮＰトランジスタ２１３と、トランジスタ２１３
と電源Ｖｃｃ間に接続された抵抗２１１とから構成され
たカレントミラー回路を有し、このカレントミラー回路
の出力電流は、端子２４１を介してホールドコンデンサ
１１の一端１６に接続されている。

【００２２】次に、実施例が示すサンプル・ホールド回
路の動作について説明する。

【００２３】まず、アナログ信号制御回路１０は前述の
とおり、従来例において示したアナログ信号制御回路１
０と同一構成で、その動作も同じである。すなわち、ク
ロック信号１４がハイレベルで反転クロック信号１２が
ローレベルのとき、（サンプリングモード）入力端子１
３に供給されるアナログ信号の入力レベルをホールドコ
ンデンサ１１に充電し、クロック信号１４がローレベル
で反転クロック信号１２がハイレベルのとき（ホールド
モード）は、入力レベルにかかわらずホールドコンデン
サ１１に充電された電荷を保持する。

【００２４】次に、差動増幅器３０１の動作について説
明する。再び、図１を参照すると、差動増幅器３０１の
トランジスタ３４１は、ホールドコンデンサ１１の一端
１６の電位をそのベースに受けてエミッタフォロア動作
をし、かかる一端の電位はトランジスタ３４１のベース
・エミッタ順方向電圧（ＶＦ）分だけレベルシフトされ
て差動アンプ３５０の差動トランジスタ３３５のベース
に入力される。差動増幅器３０１のトランジスタ３３３
および３３４で構成されるアクティブ負荷により、トラ
ンジスタ３３５およびトランジスタ３３６のエミッタの
それぞれには等しい電流が流れ定電流源３３７の電流値
Ｉ０の半分づつが流れる。

【００２５】また、定電流源３４４と定電流源３４５
は、トランジスタ３３５およびトランジスタ３３６それ
ぞれのベース電流分、すなわち、トランジスタ３３５お
よびトランジスタ３３６の電流増幅率をβとした場合の
電流値（Ｉ０／（２・β））を十分流せる能力に設定さ
れるので、これら定電流源３４４および３４５は、かか
る電流値（Ｉ０／２β）の数倍から１０倍程度の電流が
流れるように設定される。また、定電流源３４６は、ト
ランジスタ３４２のベース電流の数倍から１０数倍程度
の電流が流れるよう設定される。したがって、トランジ
スタ３３５のコレクタ電流とトランジスタ３３６のコレ
クタ電流は等しくなり、トランジスタ３３６のコレクタ
電位をエミッタフォロア動作するトランジスタ３４３を
介してトランジスタ３４２のベース電位を供給し、この
トランジスタ３４２のエミッタ電位をトランジスタ３３
６のベースに帰還して供給するので、端子３３８の電位
と端子３３９の電位はまったく等しくなる動作をする。
すなわち、ホールドコンデンサ１１の一端１６の電位が
出力端子３３９から出力される。また、差動増幅器３０
１の入力エミッタフォロアトランジスタ３４１のエミッ
タには定電流源３４４の電流値（Ｉ０／２β）の数倍の
電流が流れている。通常使用するバイポーラトランジス
タでは電流増幅率βは１００程度であるので、定電流源
３４４の電流値は、従来例におけるリーク電流補償回路
２０に設けられた定電流源の電流値（Ｉ／２）と比較す
ると、１／１０から１／３０程度に設定される。したが
ってトランジスタ３４１に流れる電流は、従来のリーク
電流補償回路２０におけるトランジスタ２２に流れる電
流の１／１０〜１／３０程度となる。

【００２６】次に、リーク電流補償回路２０１の動作に
ついて説明する。差動増幅器３０１の定電流源３４４の
電流は、トランジスタ２１５から端子２４０および３４
０を介してトランジスタ３４１に流れるので、トランジ
スタ２１５のエミッタ電流とトランジスタ３４１のエミ
ッタ電流とはほぼ等しい。したがって、トランジスタ３
４１のベース電流ＩＢは、トランジスタ２１５のベース
電流Ｉ４とほぼ等しくなる。電流Ｉ４はカレントミラー
回路に入力されているので、トランジスタ２１３および
１４のベース電流分が含まれてるものの、かかるカレン
トミラー回路により、電流Ｉ４とほぼ等しい電流Ｉ５が
端子２４１に出力され、トランジスタ３４１のベースに
供給される。この結果、トランジスタ３４１のベース電
流によるホールドコンデンサ１１のリークはリーク電流
補償回路からの電流Ｉ５によって補償され、したがっ
て、サンプル・ホールド回路は精度良く動作する。

【００２７】上述の説明を図１に示す電流値とトランジ
スタの電流増幅率を用いて数式により説明すると、ＩＢ＝Ｉ３／β （１）Ｉ４＝Ｉ３／（β＋１）（２）したがって、トランジスタ２１５のベース電流Ｉ４とト
ランジスタ３４１のベース電流ＩＢの関係はＩ４＝（β
／（１＋β））・ＩＢ＝（１／（１＋１／β））・ＩＢ
（３）となる。

【００２８】また、トランジスタ２１３およびトランジ
スタ２１４のカレントミラー回路構成により、トランジ
スタ２１５のベース電流Ｉ４と補償電流Ｉ５との関係
は、Ｉ４＝Ｉ５＋（２・１５／β）（４）となり、Ｉ５＝（１／（１＋２／β））・Ｉ４（５）となる。

【００２９】したがって補償電流Ｉ５とトランジスタ３
４１のベース電流ＩＢとの関係は、Ｉ５＝（１／（１＋２／β）（１＋１／β））・ＩＢ（６）となる。式（６）を変形すると、Ｉ５＝（１／（１＋３／β＋２／β²））・ＩＢ（７）となり通常使用のバイポーラトランジスタの電流増幅率
βはβ＝１００程度であるので（２／β²）≒０であり
Ｉ５＝（１／（１＋０．０３））・ＩＢとなり３％程度
の誤差を生じるがほぼ完全にベース電流の補償が行われ
る。

【００３０】しかも、前述のとおり、定電流源３４４，
３４５および３４６に流れる電流は、定電流源３３７に
流れる電流Ｉ０よりもはるかに少ないので、従来に比べ
て消費する電力が低減することになる。

【００３１】次に、本発明の第２の実施例によるサンプ
ル・ホールド回路について説明する。

【００３２】本実施例によるサンプル・ホールド回路
は、リーク電流の補償をさらに精度よく行うものであ
り、具体的には、第１の実施例のサンプル・ホールド回
路のリーク電流補償回路２０１の補償電流Ｉ５から、カ
レントミラー構成のトランジスタ２１３およびトランジ
スタ２１４のそれぞれのベース電流の影響を実質的に除
去したものである。

【００３３】図２に、本実施例によるサンプル・ホール
ド回路の回路図を示す。本実施例によるサンプル・ホー
ルド回路は、アナログ信号制御回路１０と、このアナロ
グ信号制御回路１０の端子１５からの出力を受けて充放
電するホールドコンデンサ１１と、ホールドコンデンサ
１１の一端１６の電位をその入力端子３３８に受ける差
動増幅器３０１とを含むが、これらはいずれも第１の実
施例によるサンプル・ホールド回路のそれらと同一であ
るので、それら構成要素には同一参照符号を付して図示
してある。本実施例によるサンプル・ホールド回路と第
１の実施例によるサンプル・ホールド回路との差異は、
リーク電流補償回路２０１のかわりにリーク電流補償回
路２０２を備える点であり、このリーク電流補償回路２
０２は、差動増幅器３０１のエミッタフォロア動作する
トランジスタ３４１のコレクタ電流を検出するＮＰＮト
ランジスタ２２５を有しており、このトランジスタ２２
５のコレクタは高電位電源Ｖｃｃに接続されエミッタは
端子２４０を介して端子３４０に接続されて、エミッタ
フォロア動作するトランジスタ３４１にコレクタ電流を
供給している。また、トランジスタ２２５にベースにベ
ース電流を供給するためにその一端が高電位電源Ｖｃｃ
に接続された抵抗２２１と、抵抗２２１の他端にエミッ
タが接続されたＰＮＰバイポーラトランジスタ２２３
と、その一端が高電位電源Ｖｃｃに接続された抵抗２２
２と、抵抗２２２の他端にエミッタが接続されたＰＮＰ
バイポーラトランジスタ２２４とを備え、トランジスタ
２２３のベース、トランジスタ２２４のベースおよびコ
レクタはその共通接続されてカレントミラー回路を構成
している。さらに、このリーク電流補償回路２０２は、
トランジスタ２２３のコレクタがベースに接続されたＰ
ＮＰバイポーラトランジスタ２２６を備えており、かか
るトランジスタ２２６のベース電流はトランジスタ２２
３のコレクタ電流Ｉ４とともにトラジスタ２２５のベー
スにベース電流として供給されている。かかるトランジ
スタ２２６のエミッタはトランジスタ２２４のコレクタ
に接続され、コレクタは端子２４１を介してホールドコ
ンテンサの一端１６に接続されている。

【００３４】つづいて、本実施例におけるリーク電流の
補償動作について、リーク電流補償回路２０２を中心に
説明する。

【００３５】まず、差動増幅器３０１内のトランジスタ
３４１のベース電流とリーク電流補償回路２０２内のト
ランジスタ２２５のベース電流とがほぼ等しいのは、第
１の実施例の場合と同様である。すなわち、ホールドコ
ンデンサ１１からのリーク電流ＩＢは、電流Ｉ４と電流
Ｉ６との和に等しい。一方、電流Ｉ５は、電流Ｉ４にト
ランジスタ２２３のベース電流とトランジスタ２２４の
ベース電流を付加したものとなる。したがって、かかる
電流Ｉ５を受けるトランジスタ２２６のベース電流Ｉ６
を、トランジスタ２２３または２２４のベース電流と等
しくなるよう設定することにより、トランジスタ２２６
のコレクタ電流Ｉ７は、電流Ｉ４と電流Ｉ６との和に完
全に等しくなる。つまり、電流Ｉ７は、リーク電流ＩＢ
とほぼ一致するので、非常に精度良くリーク電流を補償
することになる。

【００３６】これを数式を用いて説明すると、ＩＢ＝Ｉ３／β （８）Ｉ４＋Ｉ６＝Ｉ３／（β＋１）（９）したがって、トランジスタ２２５のベース電流（Ｉ４＋
Ｉ６）とトランジスタ３４１のベース電流の関係は、Ｉ４＋Ｉ６＝１／（１＋１／β）・ＩＢ（１０）となる。

【００３７】また、トランジスタ２２３およびトランジ
スタ２２４のカレントミラー回路構成によりＩ５＝Ｉ４＋２・（Ｉ４／β）（１１）となりＩ４＝Ｉ５／（１＋２／β）（１２）となる。

【００３８】電流Ｉ５はトランジスタ２２６のエミッタ
電流でもあるのでＩ６＝Ｉ５／β （１３）式（１２）と式（１３）より式（１０）を変形すると、Ｉ５／β＋Ｉ５／（１＋２／β）＝１／（１＋１／β）・ＩＢＩ５・（１／β＋１／（１＋２／β））＝１／（１＋１／β）・ＩＢ（１４）ここで第１の実施例と同様に電流増幅率βはβ＝１００
程度であるので式（１４）の左辺のＩ５の係数は（１／
β＋１／（１＋２β））≒（１−１／β）と近似できる
ので式（１４）はＩ５・（１−１／β）＝１／（１＋１
／β）・ＩＢ（１５）となる。この式（１５）の
右辺はトランジスタ２２６のコレクタ電流Ｉ７そのもの
であるのでＩ７＝（１／（１＋１／β）・ＩＢ（１６）となり β＝１００とすると、この補償電流値Ｉ７はＩ７＝（１／（１＋０．０１））・ＩＢ（１７）となり、トランジスタ３４１のベース電流ＩＢを１％程
度の誤差で精度よく補償できる。したがって、本実施例
によるサンプル・ホールド回路のリーク電流補償回路２
０２は、第１の実施例によるサンプル・ホールド回路の
リーク電流補償回路２０１に比較しそのベース電流の補
償をさらに精度良くできる効果がある。しかもこれに伴
う消費電力の増加もない。

【００３９】次に、本発明の第３の実施例によるサンプ
ル・ホールド回路について説明する。

【００４０】本実施例によるサンプル・ホールド回路
は、第１の実施例によるサンプル・ホールド回路に比較
しリーク電流補償回路の応答速度を速くして、高速動作
対応のサンプル・ホールド回路を提供するものである。

【００４１】図３は本実施例によるサンプル・ホールド
回路の構成を示す回路図である。図のように本実施例
は、第１の実施例によるサンプル・ホールド回路のリー
ク電流補償回路２０１のかわりにリーク電流補償回路２
０３を備えるものであって、その他の部分に差異はない
ので、リーク電流補償回路２０３を中心に以下に本実施
例におけるリーク電流の補償動作を説明する。

【００４２】リーク電流補償回路２０３は、第１の実施
例によるサンプル・ホールド回路のリーク電流補償回路
２０１のトランジスタ２１３のコレクタにトランジスタ
２１６のエミッタを接続し、トランジスタ２１６のベー
スをトランジスタ２１５のエミッタと接続し、トランジ
スタ２１６のコレクタから補償電流Ｉ７を生成する以外
は、リーク電流補償回路２０１と同じ構成である。この
リーク電流補償回路２０３のトランジスタ２１６は、第
１の実施例によるサンプル・ホールド回路のリーク電流
補償回路２０１のトランジスタ２１３のコレクタ電流Ｉ
５をそのエミッタ電流とし、ベース電流Ｉ６を端子２４
０および端子３４０のそれぞれを介してトランジスタ３
４１のコレクタ電流として流すものであるので、このベ
ース電流Ｉ６はトランジスタ３４１のベース電流ＩＢに
とっては電流増幅率をβとしてＩ５×（１／β）しか影
響しない。したがって、トランジスタ２１６のコレクタ
電流Ｉ７は、トランジスタ２１３および２１４のそれぞ
れのベース電流とトランジスタ２１６のベース電流の３
個相当分の影響を受けることになる。

【００４３】これにより、ベース電流ＩＢを補償する精
度は、リーク電流補償回路２０１と比べて多少悪化する
が、トランジスタ２１６により速やかにリーク電流を補
償することができる。

【００４４】次に、本発明の第４の実施例によるサンプ
ル・ホールド回路について図４を参照して説明する。

【００４５】本実施例によるサンプル・ホールド回路
は、第２の実施例のサンプル・ホールド回路のリーク電
流補償回路２０２のように、カレントミラー回路を構成
する２個のトランジスタのベース電流が実質的にトラン
ジスタ３４１のベース電流に補償に影響しないようにす
るとともに、第３の実施例のサンプル・ホールド回路の
リーク電流補償回路２０３のようにトランジスタ２１６
に相当するトランジスタを備えて高速動作させるもので
ある。本実施例も、リーク電流補償回路２０４以外は、
第１の実施例によるサンプル・ホールド回路と同一構成
であるので、その同一構成要素には同一参照符号を付し
て図示してある。

【００４６】このリーク電流補償回路２０４のリーク電
流補償動作について説明すると、トランジスタ２２６の
コレクタ電流は第２の実施例のサンプル・ホールド回路
の説明で明らかなようにトランジスタ３４１のベース電
流ＩＢにほぼ等しくなっている。さらに本実施例による
サンプル・ホールド回路は、高速動作対応のため第３の
実施例のサンプル・ホールド回路と同様にトランジスタ
２２７を備えている。このため端子２４１を介して流れ
リーク補償電流は若干その精度が落ち、その精度は第１
の実施例のサンプル・ホールド回路と第２の実施例のサ
ンプル・ホールド回路の間になるが、本実施例によるサ
ンプル・ホールド回路は、高速動作にも対応できる。

【００４７】本実施例によるサンプル・ホールド回路の
リーク補償電流回路２０４の定量的な説明は第２および
第３の実施例によるサンプル・ホールド回路のリーク補
償回路２０２および２０３のそれぞれの定量的な説明と
同じなので、その詳細な説明は省略する。

【００４８】次に、本発明の第５の実施例によるサンプ
ル・ホールド回路について図５を参照して説明する。

【００４９】本実施例によるサンプル・ホールド回路
は、リーク電流補償動作を高速に行う第４の実施例によ
るサンプル・ホールド回路のリーク電流補償回路２０４
のカレントミラー構成のトランジスタ２２３および２２
４のベース電流のそれぞれの影響を実質的に無くすよう
にしたものである。

【００５０】本実施例によるサンプル・ホールド回路の
リーク電流補償回路２０５は、補償電流のトランジスタ
２２３および２２４のベース電流のそれぞれの影響を実
質的になくすためトランジスタ２２３およびトランジス
タ２２４と全く等価なトランジスタ２３２を備える。こ
のトランジスタ２３２のベースは、カレントミラー回路
を構成するトランジスタ２２３およびトランジスタ２２
４のベースに接続されており、抵抗２２２および抵抗２
２１と全く等価な抵抗２３１が高電位電源Ｖｃｃとトラ
ンジスタ２３２のエミッタの間に接続されている。さら
に、本実施例によるサンプンル・ホールド回路のリーク
電流補償回路２０５は、トランジスタ２３２のコレクタ
・エミッタ間にバイアスされる電圧（ＶＣＥ）によるア
ーリー効果を防止するためトランジスタ２３２のコレク
タにそのエミッタが接続され、そのベースがトランジス
タ２２７のベースと共通接続され、そのコレクタが接地
電位ＧＮＤに接続されてなるトランジスタ２３３とを有
している。これらの構成以外は第４の実施例のサンプル
・ホールド回路と同一の構成であるので、同一の構成要
素には同一参照符号を付して図示してある。

【００５１】次に、本実施例によるサンプル・ホールド
回路のリーク電流補償動作について説明する。高速動作
を行うためのトランジスタ２２７のベース電流により補
償電流はトランジスタ３４１のベース電流ＩＢを完全に
補償できないことは、第４の実施例によるサンプル・ホ
ールド回路の説明で述べたとおりである。そのため、本
実施例によるサンプルホールド回路は、トランジスタ２
３２のベース電流がトランジスタ２２７のベース電流を
補償し、これによって精度の高いリーク電流補償を行っ
ている。

【００５２】また、トランジスタ２３２のコレクタを接
地電位ＧＮＤに接続する構成とすることもできるが、ト
ランジスタ２３２のコレクタ・エミッタ間のバイアスに
よるアーリー効果を、トランジスタ２２３またはトラン
ジスタ２２４のそれぞれのコレクタ・エミッタ間のバイ
アスに実質的に合せるため、図のようにトランジスタ２
３３を備える方が好ましい。

【００５３】したがって、実施例によるサンプル・ホー
ルド回路のリーク電流補償回路２０５は、高速動作に対
応可能で、かつ差動増幅器３０１のエミッタフォロアト
ランジスタ３４１のベース電流ＩＢを非常に精度よく補
償できるので、高速で精度の高いサンプル・ホールド回
路が実現できる。

【００５４】次に、本発明の第６の実施例によるサンプ
ル・ホールド回路につき、図９を参照して説明する。

【００５５】本実施例によるサンプル・ホールド回路
は、第１の実施例によるサンプル・ホールド回路の差動
増幅器３０１を差動増幅器４０１に置き換え、リーク電
流補償回路２０１をリーク電流補償回路５０１に置き換
えたものである。すなわち差動増幅器３０１の構成要素
であるトランジスタ３４１をＰＮＰトランジスタ４４１
に置き換え、トランジスタ３４２をＰＮＰトランジスタ
４４２に置き換え、さらに定電流源３４４の代りに高電
位電源Ｖｃｃとトランジスタ４４１のエミッタ間に接続
され定電流源３４４の電流値に等しい定電流源４４４に
置き換え、定電流源３４５の代りに高電位電源Ｖｃｃと
トランジスタ４４２のエミッタ間に接続され定電流源３
４５の電流値に等しい定電流源４４５に置き換えてエミ
ッタフォロア動作するトランジスタ３４１の極性を逆に
する構成とする以外は第１の実施例によるサンプル・ホ
ールド回路の差動増幅器３０１と同じ構成を有している
ので、同一の構成要素には同一参照符号を付して図示し
てある。さらに、本実施例によるサンプル・ホールド回
路のリーク電流補償回路５０１は、エミッタフォロア動
作するトランジスタ４４１の極性変更に伴い、リーク電
流補償回路２０１の構成要素であるＮＰＮトランジスタ
２１５をＰＮＰトランジスタ５１５に、ＰＮＰトランジ
スタ２１３をＮＰＮトランジスタ５１３に、ＰＮＰトラ
ンジスタ２１４をＮＰＮトランジスタ５１４に置き換
え、さらに抵抗２１１の代りに一端を低電位電源ＶＥＥ
に接続し他端をトランジスタ５１３のエミッタに接続す
る抵抗５１１に置き換え、またさらに抵抗２１２の代り
に一端を低電位電源ＶＥＥに接続し他端をトランジスタ
５１４のエミッタに接続する抵抗５１２に置き換えてリ
ーク電流補償回路２０１の極性を逆にして動作させるも
のである。これら以外の本実施例によるサンプル・ホー
ルド回路は、第１の実施例によるサンプル・ホールド回
路のと同一構成であるので同一部分には同一参照符号を
付してある。

【００５６】本実施例によるサンプル・ホールド回路の
動作は、この実施例のリーク電流補償回路５０１の電流
Ｉ３，Ｉ４およびＩ５の極性が第１の実施例によるサン
プル・ホールド回路リーク電流補償回路２０１の電流の
極性と逆になるだけで、その動作については第１の実施
例のサンプル・ホールド回路と同一であるので、その説
明を省略する。また、本発明の第２乃至第５の実施例に
よるサンプル・ホールド回路についても、それらの構成
要素である差動増幅器３０１を差動増幅器４０１の構成
で置き換え、さらに、第６の実施例のサンプル・ホール
ド回路のリーク電流補償回路５０１と同様に第２乃至第
５の実施例のサンプル・ホールド回路のリーク電流補償
回路（２０２〜２０５）のＮＰＮトランジスタのそれぞ
れをＰＮＰトランジスタに置換し、ＰＮＰトランジスタ
のそれぞれをＮＰＮトランジスタに置換し、高電位電源
Ｖｃｃを低電位電源ＶＥＥに代えて構成することができ
る。

【００５７】すなわち、本発明のリーク電流補償回路の
電源の極性を逆にしてリーク電流補償回路が構成できる
のは明らかである。

【００５８】

【発明の効果】以上の説明のとおり、本発明によれば、
非常に高精度でしかも消費電力の少ないリーク電流補償
回路を有するフルバイポーラトランジスタ構成のサンプ
ル・ホールド回路が提供される。しかも、リーク電流の
補償を高速に行うこともできるので、アナログ信号のサ
ンプル・ホールド動作の高速化を容易に実現することが
できる。

【００５９】また、本発明のサンプル・ホールド回路を
半導体集積回路装置で構成する場合、すべての構成要素
をバイポーラトランジスタで実現できるので、この半導
体集積回路装置の製造プロセスが非常に容易になる効果
もある。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるサンプル・ホール
ド回路の構成を示す回路図である。

【図２】本発明の第２の実施例によるサンプル・ホール
ド回路の構成を示す回路図である。

【図３】本発明の第３の実施例によるサンプル・ホール
ド回路の構成を示す回路図である。

【図４】本発明の第４の実施例によるサンプル・ホール
ド回路の構成を示す回路図である。

【図５】本発明の第５の実施例によるサンプル・ホール
ド回路の構成を示す回路図である。

【図６】サンプル・ホールド回路が適用される液晶表示
装置の構成を示すブロック図である。

【図７】従来のサンプル・ホールド回路の構成を示す回
路図である。

【図８】図７に示すサンプル・ホールド回路のリーク電
流補償回路の回路図である。

【図９】本発明の第６の実施例によるサンプル・ホール
ド回路の構成を示す回路図である。

【符号の説明】

１，３，４，７，２２，３５，３６，２１５，２２５，
２２６，３３５，３３６，３４１，３４２，３４３，５
１３，５１４ＮＰＮトランジスタ２，６，８，９，３３，３４，５８，６１，６２，６
４，２１３，２１４，２１６，２２３，２２４，２２
７，２２８，３３３，３３４，４４１，４４２，５１５
ＰＮＰトランジスタ１０アナログ信号制御回路１１ホールドコンデンサ１２反転ＣＬＫ信号１３アナログ信号１４ＣＬＫ信号１５出力端子１６ホールドコンデンサ１１の一端２０，２０１，２０２，２０３，２０４，２０５，５０
１リーク電流補償回路２１，２４０，２４１，３４０接続端子３０，３０１，４０１差動増幅器３１，３２，２１１，２１２，２２１，２２２，２３
１，３３１，３３２，５１１，５１２抵抗３７，５６，３３７，３４４，３４５，３４６，４４
４，４４５，Ｉ１，Ｉ２定電流源３８，３３８差動増幅器の入力端子３９，３３９差動増幅器の出力端子６１，６５カレントミラー回路３５０差動アンプ６０１ＬＣＤパネル６０２ソースドライバ６０３ゲートドライバ６０４アナログ信号処理回路６０５データ反転回路６０６ＤＣ−ＤＣコンバータ６０７タイミングコントローラＩ０，Ｉ３，Ｉ４，Ｉ５，Ｉ６，Ｉ７，ＩＢ電流Ｉ１，Ｉ２定電流源ＩＩ３，ＩＩ４定電流回路Ｎ１，Ｎ２，Ｎ３接点Ｖｃｃ高電位電源ＶＥＥ低電位電源ＶＲ１，ＶＲ２定電圧 β 電流増幅率

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年４月４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項８

【補正方法】変更

【補正内容】

Claims

【特許請求の範囲】

【請求項１】入力信号の電位をホールドコンデンサの
一端に供給する第１の手段と、前記一端にベースが接続
されエミッタフォロア動作するトランジスタと、前記ト
ランジスタのエミッタに接続された増幅器と、前記トラ
ンジスタにベース電流を供給する第２の手段とを備える
サンプル・ホールド回路。
【請求項２】入力信号の電位をホールドコンデンサの
一端に供給する第１の手段と、前記一端にベースが接続
されエミッタフォロア動作する第１のトランジスタと、
前記第１のトランジスタのエミッタにベースが接続され
た第２のトランジスタを含む増幅器と、前記第１のトラ
ンジスタのコレクタにエミッタが接続された第３のトラ
ンジスタと、前記第３のトランジスタのベース電流と同
量の電流を前記第１のトランジスタのベースに供給する
第２の手段とを備えるサンプル・ホールド回路。
【請求項３】前記第２の手段は、入力端に前記第３の
トランジスタのベース電流が入力され、出力端から前記
第１のトランジスタのベース電流を出力するカレントミ
ラー回路を含むことを特徴とする請求項２記載のサンプ
ル・ホールド回路。
【請求項４】前記第２の手段は、前記出力端と前記第
１のトランジスタのベースとの間に接続された第４のト
ランジスタをさらに含み、前記第４のトランジスタのベ
ースは、前記第１のトランジスタのコレクタに接続され
ていることを特徴とする請求項３記載のサンプル・ホー
ルド回路。
【請求項５】前記第２の手段は、出力端に前記第３の
トランジスタのベースが接続されたカレントミラー回路
と、前記カレントミラー回路の入力端にエミッタが接続
され、コレクタが前記第１のトランジスタのベースに接
続され、ベースが前記出力端に接続された第５のトラン
ジスタとを含むことを特徴とする請求項２記載のサンプ
ル・ホールド回路。
【請求項６】カレントミラー回路の出力端にベースが
接続された第１のトランジスタと、前記第１のトランジ
スタと直列に接続され、前記カレントミラー回路の入力
端にベースが接続された第２のトランジスタと、前記出
力端に接続されたホールドコンデンサとを備えるサンプ
ル・ホールド回路。
【請求項７】カレントミラー回路の入力端にエミッタ
が接続され、前記カレントミラー回路の出力端にベース
が接続された第１のトランジスタと、前記第１のトラン
ジスタのコレクタにベースが接続された第２のトランジ
スタと、前記第２のトランジスタと直列に接続され、前
記出力端にベースが接続された第３のトランジスタと、
前記第１のトランジスタのコレクタに接続されたホール
ドコンデンサとを備えるサンプル・ホールド回路。
【請求項８】カレントミラー回路の出力端にエミッタ
が接続された第１のトランジスタと、前記第１のトラン
ジスタのコレクタにベースが接続され、前記第１のトラ
ンジスタのベースにコレクタが接続された第２のトラン
ジスタと、前記第２のトランジスタと直列に接続され、
前記カレントミラー回路の出力端にベースが接続された
第３のトランジスタと、前記第１のトランジスタのコレ
クタに接続されたホールドコンデンサとを備えるサンプ
ル・ホールド回路