JPH0433059B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速の情報処理装置における命令取
出装置に関するものである。

〔従来技術〕 近年高速の情報処理装置に於ては、命令の実行
と並行して、実行中の命令シーケンスの後続の命
令シーケンスをキヤツシユメモリより読出し、こ
れを一時記憶するための命令バツフアを持つこと
が多い。又命令バツフアからの命令の取出、命令
のデコード、オペランドの準備演算の各過程に対
応した一連の処理ステージを備え、マシンサイク
ルの周期で順次命令を前記一連のステージに流し
て処理するパイプライン処理が行なわれることが
多い。

従来科学技術計算専用の処理装置に於ける命令
取出方式の１つとして、命令バツフアの容量の例
えば数Ｋバイト程度に大きくしてこれを複数個の
ブロツクに分割し、記憶装置の命令語エリア内の
実行中の命令語をブロツク単位に前記命令バツフ
ア上のブロツクに転記し同時に命令バツフアの各
ブロツク毎に該ブロツクに保持されている命令語
の命令アドレスを保持する手段を設け、デコード
すべき命令語の命令アドレスで前記アドレス保持
手段のアドレスをサーチすることにより、命令バ
ツフア上のブロツク番号を求め、該ブロツクから
順次命令をデコードステージに取出す方式があ
る。なお命令バツフア上のアドレスは主記憶のア
ドレスとは異なり、命令バツフア上のブロツク番
号とブロツク内ワード番号、ときにはワード内語
番号等から構成されている。

〔発明が解決すべき問題点〕

上記の方式で問題となるのは、主記憶上のアド
レス順に命令語を読出していく際、読出される命
令語が或るブロツクの最後に命令語から他のブロ
ツクの最初の命令語に移るとき（以下左記のケー
スをブロツク越と称する）にブロツク越先のブロ
ツクをサーチすると、他のブロツクの命令語読出
しに遅れが生じる点である。すなわち、ブロツク
番号とブロツクの先頭アドレスとの対応テーブル
を通常参照する為に、ブロツク越先のブロツク番
号を引出すには時間がかかる。従つて読出しアド
レス・レジスタの値からブロツクの最後の命令だ
ということを検出してからブロツク越先ブロツク
番号を求めていたのでは、読出しに遅延が生じる
という欠点がある。

したがつて本発明の目的は上記ブロツク越時の
命令取出しの遅延を解決した命令取出装置を提供
することにある。

〔問題点を解決する手段〕

本発明の命令取出装置は、上記の目的を達成す
るために、従来の命令取出方式に加えて、命令バ
ツフア上のブロツクから読出された命令語のアド
レスが、当該ブロツクの末尾から予め定められた
命令数内に位置するかどうかを検出する手段を持
つようにしたものである。

すなわち本発明によれば、記憶装置より読出さ
れた命令語をブロツク単位に保持する命令バツフ
アと、この命令バツフア上の各々のブロツクに対
応して該ブロツク群に保持される命令語のアドレ
スを保持するアドレス保持手段と、前記命令バツ
フアから読出されている命令語のアドレスの上位
ビツトを保持する命令カウンタと、該命令バツフ
アから読出されている命令語のブロツク番号及び
ブロツク内アドレスを示す命令ポインタとを含む
命令取出装置であつて、前記命令バツフア上のブ
ロツクから読出された命令語のアドレスが、当該
ブロツクの末尾から予め定められた命令数内に位
置するかどうかを該命令ポインタの値から検出す
る手段と、この検出手段によつて前記命令バツフ
ア上のブロツクから読出されている命令語のアド
レスが当該ブロツクの未尾から予め定められた命
令数内に位置していることを検出すると、該命令
カウンタの内容を＋１加算し、加算した命令カウ
ンタの値と一致する前記アドレス保持手段の値を
サーチする手段とを有し、これにより、記憶装置
のアドレスから見て当該ブロツクに連続するブロ
ツクのブロツク番号を求めることを特徴とする命
令取出装置が得られる。

〔実施例〕

次に本発明の実施例について図面を参照して説
明する。

第１図は本発明の一実施例である命令取出装置
のブロツク図である。この実施例では、命令長は
４バイト即ち32ビツトであり、命令の論理アドレ
スは30ビツトのバイト・アドレスである。

第１図において、命令バツフア３は32バイト×
64ワードの構成で、読出書込が同時に可能な記憶
素子で実現され、16ワード毎にブロツク０，１，
２，３として使用する。各ブロツクにはキヤツシ
ユ・メモリにある命令語情報の１ブロツク即ち
512バイト境界から始まる512バイトの情報がロー
ドされる。書込データレジスタ２は前記のロード
時にキヤツシユメモリからの応答情報を一度受け
命令バツフア３に書込むためのレジスタで、32バ
イトである。セレクタ４は命令バツフア３の読出
出力８語の内の１つを選択し、その出力は４バイ
トの命令レジスタ５にストローブされる。

先頭アドレスレジスタ１１及び１２は、命令バ
ツフア３のブロツク０ないしブロツク３に保持さ
れている命令語のアドレス上位23ビツトをそれぞ
れ保持するための先頭アドレスレジスタである。
尚第１図では一部省略しているが先頭アドレスレ
ジスタ命令バツフア３の各ブロツク対応にあり計
４個用意されている。

命令カウンタ９は命令バツフア３から読出され
ている命令語の記憶装置上のアドレス上位23ビツ
ト及び図示してないインストラクシヨン・カウン
タの初期値（以下初期ICという）の上位23ビツ
トがセツトされるレジスタである。この命令カウ
ンタ９の値をコンパレータ１３，１４により先頭
アドレス・レジスタ１１，１２とそれぞれ比較
し、一致出力によりブロツク越先の命令語のある
ブロツク番号を求める。ここで命令バツフア３に
入力する２つのカウンタにつき説明しておく。

第２図のａは命令バツフア３の読出アドレスカ
ウンタ（以後“命令ポインタ”と呼ぶ）６の形式
を示す図である。ビツト０と１はブロツク番号、
ビツト２〜５はブロツク内のワード番号、ビツト
６〜８はワード内語番号を夫々示す。命令バツフ
ア３から順次命令語を読出している時は、ビツト
２〜８の下位７ビツトは各サイクル毎に＋１され
る。

第２図のｂは命令バツフア３に対する書込アド
レスカウンタ１の形式を示す図であり、形式の面
からはａと同じである。ビツト０，１はブロツク
番号で、ビツト２〜５はブロツク内のワード番号
である。主記憶又はキヤツシユメモリから命令バ
ツフア３へ命令語情報をロードしている時は、ビ
ツト２〜５は＋１されてゆき、命令バツフア３に
は順次命令語情報が書込まれていく。

制御回路１９は上記の命令バツフア３の読出
し、書込み、レジスタのストローブ及びレジスタ
の入出力切替時等の信号を発生する回路である。

次に第１図及び第２図を参照して本命令取出装
置の動作を説明する。制御回路１９は、命令取出
の開始指示を受けると、初期ICの上位23ビツト
をセレクタ８を介して命令カウンタ９にセツト
し、初期ICの下位7bitを命令ポインタ６のブロツ
ク内ワード番号部及びワード内語番号部にセツト
する。

開始指示を受けた時点では、命令バツフア３に
は有効な命令語はロードされてなく、先頭アドレ
スレジスタ１１〜１２に対応に設けられた図示し
てない有効性表示ビツト（Ｖビツト）は全てリセ
ツト状態である。従つてブロツク０〜３の内ヒツ
トするものはなく、命令カウンタ９の値をアクセ
スアドレスとして図示してないキヤツシユメモリ
にブロツクロード要求を送出する。ロード先のブ
ロツク番号は前記Ｖビツトが“０”のブロツクの
内から若番を優先的に選択するので、最初はブロ
ツク０が選ばれる。

制御回路１９は、キヤツシユメモリから応答信
号を受けると、データ線２０を通して送られて来
る32バイト×16回の応答情報を命令バツフア３の
ブロツク０の各ワードに書込む。情報はリクエス
トアドレスの情報を含む32バイトを先頭にして16
回送られてくる。

制御回路１９は前記キヤツシユメモリからの応
答信号を受けると、命令カウンタ９の値を先頭ア
ドレスレジスタ１１にセツトし、同時にこのレジ
スタ対応のＶビツトをセツトする。これによりコ
ンパレータ１３の出力が“１”となり、エンコー
ダ１５からヒツト信号１６とブロツク番号信号１
７が出力される。

制御回路１９はブロツク番号信号１７を命令ポ
インタ６のブロツク番号部にセツトし、以後カウ
ンタの下位７ビツトを順次＋１カウントする（先
に第２図ａの説明のところで言及）。これにより
命令レジスタ５には所定の命令語が順次読出され
る。

命令ポインタ６の下位7bitが125を示すと、す
なわち当該ブロツクの末尾から３番目の命令語の
アドレスがセツトされると、検出回路７から＋１
セレクト信号１８が生じ、これによりセレクタ８
を介して命令カウンタ９が出力し、＋１加算器１
０により＋１される。命令ポインタ６は依然ブロ
ツク０をアクセスしているが、命令語の主記憶上
のアドレス上位23ビツトは、先行してブロツク越
先の命令語のアドレスをセツトしていることにな
る。そこで命令カウンタ９の値をコンパレータ１
３，１４により先頭アドレス・レジスタ１１，１
２と比較し、一致出力によりブロツク越先の命令
語のあるブロツク番号を求める。

命令ポインタ６の下位７ビツトがインクリメン
トされてオール“０”になると、すなわちブロツ
ク越が起こるタイミングまでには、上記のブロツ
ク越先ブロツク番号のサーチは終了している。従
つてブロツク越時には、エンコーダ１５の出力が
命令ポインタ６の上位２ビツトにセツトされ、滞
りなくブロツク越先の命令語が読み出される。

ブロツク越先のブロツク番号をサーチしてミス
ヒツトした際は、ブロツク０の命令語を全て読出
した後にキヤツシユ・メモリに対してリクエスト
を出す。

第３図に、ブロツク越時のタイム・チヤートを
示す。図から分るように、命令カウンタ９を先行
させてブロツク越先のブロツク番号をサーチして
おく方が、先行させないケースよりも２マシン・
サイクル速くブロツク越先の命令語を読出せる。

本実施例では、ブロツク越えの処理の為に３マ
シン・サイクルを要する。従つて第３図に示す＋
１セレクト信号は、ブロツク最後の命令よりも少
なくとも２命令分先に出ていれば、ブロツク越え
が滞りなく処理去れる。一般的にブロツク越えの
処理にＮマシン・サイクル要するマシンでは、ブ
ロツク末尾から数えてＮ番目の命令を実行してい
るタイミングで、＋１セレクト信号が出されてブ
ロツク越え処理が開始されれば、ブロツク越えが
滞りなく処理される。

命令カウンタ９がブロツク越えの処理でカウン
トアツプされると、ブロツク越え処理が終了する
まで実行アドレスと命令カウンタ９が示すアドレ
スがブロツク越え終了まで一致しなくなる。従つ
てこの不一致の時間を出来るだけ短くするため
に、ブロツク末尾から数えてＮ番目の命令を実行
するタイミングから＋１セレクト信号１８を出す
ようにする。すなわちブロツク末尾から数えてＮ
命令数内に位置する事を命令ポインタ６の値から
検出されると、命令カウンタ９の値を＋１する。

ブロツク越えの処理がブロツク末尾から数えて
Ｎ番目の命令を実行するタイミングで開始されな
くても、ブロツク末尾の命令が実行されるタイミ
ングまでに＋１セレクト信号１８が出されれば、
命令カウンタ９を先行させなかつた時に比べてブ
ロツク越えの時間が短くなる。

以上の事から、一般的に言えば、ブロツクの末
尾から予め定められた命令数内に位置しているこ
とを検出することが必要である。

〔発明の効果〕 本発明は以上説明したように、ブロツク越先の
命令語を命令バツフアより速かに取出し、実行ス
テージに供給することにより、該命令取出装置を
含む情報処理装置の処理速度を向上させる効果が
ある。

【図面の簡単な説明】

第１図は本発明による命令取出装置の全体を示
すブロツク図、第２図は第１図に示した命令ポイ
ンタ６の形式および書込アドレスレジスタ１の形
式を示す図、第３図はブロツク越時に命令カウン
タ９を先行させないときと先行させたときのタイ
ムチヤートである。 記号の説明：１は書込アドレスカウンタ、２は
書込データレジスタ、３は命令バツフア、４はセ
レクタ、５は命令レジスタ、６は命令ポインタ、
７は検出回路、８はセレクタ、９は命令カウン
タ、１０は＋１加算器、１１ないし１２は先頭ア
ドレスレジスタ、１３，１４はコンパレータ、１
５はエンコーダ、１９は制御回路をそれぞれあら
わしている。

Claims (1)

【特許請求の範囲】
1. １ 記憶装置より読出された命令語をブロツク単
   位に保持する命令バツフアと、該命令バツフア上
   の各々のブロツクに対応して該ブロツク群に保持
   される命令語のアドレスを保持するアドレス保持
   手段と、前記命令バツフアから読出されている命
   令語のアドレスの上位ビツトを保持する命令カウ
   ンタと、該命令バツフアから読出されている命令
   語のブロツク番号及びブロツク内アドレスを示す
   命令ポインタとを含む命令取出装置であつて、前
   記命令バツフア上のブロツクから読出された命令
   語のアドレスが、該ブロツクの末尾から予め定め
   られた命令数内に位置するかどうかを該命令ポイ
   ンタの値から検出する手段と、この検出手段に因
   つて前記命令バツフア上のブロツクから読出され
   ている命令語のアドレスが当該ブロツクの末尾か
   ら予め定められた命令数内に位置していることを
   検出すると、該命令カウンタの内容を＋１加算
   し、加算した命令カウンタの値と一致する前記ア
   ドレス保持手段の値をサーチする手段とを有し、
   これにより、記憶装置のアドレスから見て当該ブ
   ロツクに連続するブロツクのブロツク番号を求め
   ることを特徴とする命令取出装置。