JPS63140337A - 命令取出し装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、高速の情報処理装置における命令取出し装置
に関する。

（従来の技術） 近年、高速の情報処理装置においては、命令の実行と並
行して実行中の命令シーケンスに後続した命令シーケン
スをキャッシュメモリより読出し、これを一時記憶する
ための命令バッファを備えることが多い。また、命令バ
ッファからの命令の取出し命令の解読、ならびにオペラ
ンドの準備演算の各過程に対応した一連の処理ステージ
を備え、マシンサイクルの周期で順次命令を上記一連の
ステージに流して処理するパイプライン処理の行われる
ことも多い。

従来、科学技術計算専用の処理装置における命令取出し
方式には、次の第１および第２の方式が公知である。斯
かる方式の一つとして、命令バッファの容量を、例えば
数にバイト程度に大きくし、これを複数個のブロックに
分割し、記憶装置の命令語エリア内の実行中の命令語を
上記命令バッファ上のブロックへブロック単位に転記し
、同時に命令バッファの各ブロックごとに上記ブロック
に保持されている命令語の命令アドレスを保持するため
のアドレス保持手段を設け、解読すべき命令語の命令ア
ドレスで上記アドレス保持手段のアドレスをサーチする
ことによって命令バッファ上のグロック番号を求め、上
記ブロックから順次、命令をデコードステージに取出す
。従来技術による第１の方式は上記のものである。

この場合、命令バッファ上のアドレスは主記憶のアドレ
スとは異なシ、命令バッファ上のブロック番号とブロッ
ク内ワード番号、ときにはワード内語番号等とから構成
されている。

あるブロックの末尾から他のブロックの最初の命令語に
移るとき（以下、ブロック越えという。）移り先のブロ
ックが命令バッファ上に存在しないというケースがあシ
得る。このようなケースでは従来、ブロック末尾の命令
語を命令バッファから読出しだ後に、主記憶装置に対し
てリフエストラ取出すか、あるいは末尾から予め定めら
れた命令数内に位置する命令語を命令バッファから読出
すと、これによって主記憶装置に対して無条件にリクエ
ストを出す。斯かる方式が従来技術による第２の方式で
ある。

（発明が解決しようとする問題点） 上述した従来の命令取出し方式において、第１の方式の
場合には、移シ先のブロックの最初の命令語を読出すの
に遅延が生じるという問題がある。

第２の方式の場合には、リクエストを送出した後にブロ
ック末尾付近の分岐命令によって命令ストリームが変っ
たならば、既に送出されたリクエスト信号をキャンセル
しなければならないという問題がある。

本発明の目的は、記憶装置より読出された命令語をブロ
ック巣位に命令バッファへ保持しておき、命令バッファ
から読出されている命令語のアドレスの上位ビットを命
令カウンタに保持し、命令バッファから読出されている
命令語のブロック番号とブロック内アドレスとを命令ポ
インタによって指示し、命令バッファのブロックの末尾
から予め定められた命令数内に位置する命令のなかで分
岐命令が存在することを示す分岐命令ビット、および上
記命令数内に位置する命令が以前に命令バッファよ）読
出されたものであるという履歴の存在することを示すア
クセス履歴ビットを有することによって上記欠点を除去
し、特定条件における命令語も容易に取出すことができ
るように構成した命令取出し装置を提供することにある
。

（問題点を解決するための手段） 本発明による命令取出し装置は、命令バッファド、命令
カウンタと、命令ポインタレジスタと、命令レジスタと
、分岐命令ビットＦ／Ｆと、アクセス履歴Ｆ／Ｆと、制
御手段とを具備して構成したものである。

命令バッファは、記憶装置より読出された命令語をブロ
ック単位に保持するためのものである。

命令カウンタは、命令バッファから読出されている命令
語のアドレスの上位ビットを保持するためのものである
。

命令ポインタレジスタは、命令バッファから読出されて
いる命令語のブロック番号およびブロック内アドレスを
示すためのものである。　　　゛命令レジスタは、命令
バッファから読出された命令語を保持するだめのもので
ある。

分岐命令ビット　Ｆ／Ｆ’は、命令バッファのブロック
の末尾から予め定められた命令数内に位置する命令のな
かで、分岐命令が存在することを示すだめのものである
。

アクセス履歴ビットＦ／Ｆは、命令数内に位置する命令
が以前に命令バッファより読出されたものであるという
履歴の存在することを示すだめのものである。

制御手段は、命令バッファ上のブロックから読出されて
いる命令語のアドレスが上記ブロックの末尾から予め定
められた命令数内に位置していることを検出するととも
に、キャッシュアドレスからみて上記ブロックに連続す
るブロックが命令バッファ上に存場しない場合には、命
令バッファ上のブロックに対応する分岐命令ビットＦ／
Ｆの内容、オヨヒアクセス履歴ビットＦ／Ｆの内容をチ
ェックし、上記ブロックの末尾までの後続命令がすべて
以前に命令バッファより読出された履歴を有するととも
に、分岐命令が含まれていないという条件が成立つとき
にはキャッシュメモリに対してリクエストを送出し、上
記条件が満足されないときにはキャッシュメモリに対す
るリクエストを抑止するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。　　′
″第１図は、本発明による命令取出し装置の一実施例を
示すブロック図である。第１図において、１は命令バッ
ファ書込みアドレスレジスタ、２は命令バッファ書込み
データレジスタ、３は命令バッファ、４．１４．２０は
それぞれ切替え回路、５は命令レジスタ、６は命令ポイ
ンタレジスタ、７、フはそれぞれアクセス履歴ビット、
８は分岐命令ビットＦ／Ｆ、９は指示レジスタ、１０は
命令カウンタ、１】はブロック越先きサーチ回路、１２
は制御回路、１３．Ｉｓ、１６．１７．１９はそれぞれ
デコーダ、２１は＋１の加算器である。

本実施例では命令長は４バイト、すなわち３２ビツトで
あり、命令の論理アドレスは８０ビツトのバイトアドレ
スである。

命令バッファ３は８２バイト×６４ワードの構成で、読
出し／書込みが同時に可能な記憶素子で実現され、１６
ワードごとにそれぞれブロックｏ１ブロック１、ブロッ
ク２、およびブロック８として使用される。各ブロック
には、キャッシュメモリ（図示してない。）にある命令
語情報の１ブロツク、すなわち５１２バイト境界から始
まる５１２バイトの情報がロードされる。命令バッファ
書込みアドレスレジスタ２は、上記ロード時にキャッシ
ュメモリからの情報を一度に受け、命令バッファ３に書
込むためのレジスタであり、８２バイトの幅を有するも
のである。

切替え回路４は、命令バッファ３０８語よ構成る読出し
出力の内の一つを選択し、その出力は４バイトの命令レ
ジスタＳにストローブされる。

命令バッファ３の読出しアドレスカウンタ６は、命令ポ
インタレジスタと呼ばれる。第２図（ａ）は、命令ポイ
ンタレジスタ６の内容の形式を示す説明図である。第２
図（ａ）において、ビットｏ。

１はブロック番号、ビット２〜５はブロック内のワード
番号、ビット６〜８はワード内語番号をそれぞれ示す。

命令バッファ３から順次、命令語を読出しているときに
は、ビット２〜８は＋１だけ増分されている。命令バッ
ファ３の書込みアドレスカウンタ１の形式は同一である
。第２図（ｂ゛）はアドレスカウンタｌの内容の形式を
示す説明図である。・第２図（ｂ）において、ビットｏ
、１はブロック番号でアシ、ビット２〜５はワード番号
である。主記憶（図示してない。）またはキャッシュメ
モリから命令バッファ３へ命令語情報をロードしている
ときには、ビット２〜５は＋１だけ増分され、命令バッ
ファ３には順次、命令語が書込まれる。

制御回路１２は命令バッファ３からの命令の読出し、命
令の書込み、指示レジスタ９のストローブ、および指示
レジスタ９の入出力切替えの信号を発生するための制御
回路である。

命令カウンタ１０には、命令バッファ３から読出されて
いる命令語の記憶装置上のアドレス上位２８ビツト、お
よびインストラクションカウンタ初期値の上位２３ビツ
トがセットされる。プロッり越先きサーチ回路１１の内
部には、命令バッファ３のブロック０からブロック８に
保持されている命令語の記憶装置上のアドレス上位２８
ビツトが保持されている。ブロック越え時には命令カウ
ンタｌＯの値をブロック迷光きサーチ回路１１に送シ、
命令バッファ３の各ブロックの先頭アドレスと比較する
。両者が一致したとき、一致出力によりブロック迷光き
の命令語の置かれているブロック番号を求める。

次に、第１図を参照して本実施例による命令取出し装置
の動作を説明する。

制御回路１２は命令取出しの開始指示を受けると、イン
ストラクションカウンタ初期値の上位２３ピツトを切替
え回路２０を介して命令カウンタ１０にセットし、イン
ストラクションカウンタ初期値の下位７ビツトを命令ポ
インタレジスタ６のブロック内ワード番号部、およびワ
ード内語番号部にセットする。開始指示を受けた時点で
は、命令バッファ３には有効な命令語はロードされてい
ない。したがって、ブロックθ〜８のうちにヒツトする
ものはないので、命令カウンタ１０の値をリクエストア
ドレスとして使用し、キャッシュメモリに対してブロッ
クロード要求を送出している。

有効な命令語がロードされていないブロックの内部小ら
若番のロード先のブロック番号が優先的に選択されるの
で、最初はブロックＯが選択される。指示レジスタ８は
、命令ポインタ６のブロック番号部に切替え回路１４を
介してロード先のブロック番号を供給するレジスタであ
シ、キャッシュメモリに対してリクエストが送出される
ごとに１だけ増分される。

制御回路１２はキャッシュメモリから応答を受けると、
データ信号線２２全通して送られてくる３２パイ１−Ｘ
Ｉ　６個の情報を命令バッファ３のブロック０の各ワー
ドに書込む。情報は、リクエストアドレスで示される８
２バイトを先頭にして１６回送られてくる。

分岐命令ビットＦ／Ｆ８およびアクセス履歴ビットＦ／
Ｆ７，７は、各ブロックに対応して設けられている。キ
ャッシュメモリに対してメモリリクエストが送出された
後に、リプレースされるブロックの分岐命令ビットＦ／
Ｆ８がセットされる。

セットされた分岐命令ビットに対応するブロックの最終
ワードで分岐命令が読出されると、分岐命令ビットＦ／
Ｆ８がリセットされる。

すなわち、命令レジスタ５に読出された命令語は、デコ
ーダ１３によって分岐命令であるか否かがチェックされ
る。分岐命令であれば、信号線３３を介してデコーダ１
６に分岐命令検出信号が送出される。デコーダ１６は信
号線３３上の情報と信号線１８を介して送られてくる命
令ポインタレジスタ６にセットされた値をみて、最終ワ
ードに分岐命令が存在すれば信号線３４を介して対応す
る分岐命令ビットＦ／Ｆ８にリセット信号を送出する。

命令ポインタレジスタ６の下位７ビツトが１２０を示す
と、当該ブロックの末尾から８番目の命令語のアドレス
がセットされ、デコーダ１５から信号線３５上への出力
によって当該ブロックのアクセス履歴ビットＦ／Ｆ７が
セットされる。同様に、命令ポインタレジスタ６の下位
７ビツトが１２７を示すと、当該ブロックの最後の命令
語のアドレスがセットされ、デコーダ１５から出力信号
３６上に送出された出力によって当該ブロックのアクセ
ス履歴ビットＦ／Ｆ７がセットされる。

当該ブロックの他のワード、もしくは他のブロックに存
在する分岐命令によって、最終ワード（命令ポインタレ
ジスタ６の下位７ビツトが１２０〜１２７を示すワード
）の途中へ分岐し、且つ、当該最終ワードへのアクセス
が以前行われていなかったものとする。

このケースでは、当該ブロックの最終の命令語を読出す
と、対応するアクセス履歴ビットＦ／Ｆ７ｚＩットされ
ていて、アクセス履歴ビットＦ／Ｆ７かリセットされて
いる。このような状態になったことはデコーダ１７によ
り検出され、セットされているアクセス履歴ビットＦ／
Ｆ７がリセットされる。

ココで、ブロック迷光きブロックのサーチについて述べ
る。

命令ポインタレジスタ６の下位７ビツトが１２０〜１２
７のいずれかを示すと、デコーダ１７により検出され、
信号線２８を介して命令カウンタ１０に＋１だけ増分す
るように指示が送出される。命令ポインタレジスタ６は
依然、ブロック０をアクセスしているが、命令語の主記
憶上のアドレス上位２８ピツトは先行したブロック迷光
きの命令語のアドレスをセットしていることになる。サ
ーチの結果、ブロック迷光きブロックが命令バッファ３
上に存在するならば、ブロック迷光きブロック番号が信
号線２４および切替え回路１４を介して命令ポインタレ
ジスタ６の上位２ビツトにセットされる。ブロック迷光
きブロックが命令バッファ３上に存在しない場合、すな
わち、命令バッファ３がミスヒツトする場合には、キャ
ッシュメモリに対してメモリリクエストを送出し、指示
レジスタ９により示されているブロック番号が信号線２
５と切替え回路１４とを介して命令ポインタレジスタ６
の上位２ピツトにセットされる。

このとき、キャッシュメモリに対するメモリリクエスト
のタイミングに本発明の特徴がある。

以下、上記のリクエストタイミングについて説明する。

上述したように命令バッファ３からの読出しがブロック
の末尾に近づくと、ブロック迷光きサーチ回路１１で次
ブロックのサーチが行われる。命令バッファ３がミスヒ
ツトした際には、信号線３３を介して制御回路１２ヘメ
モＩＪ　ＩＪクエストの指示が送出される。このシーケ
ンスと並行してデコーダ１７では、命令ポインタレジス
タ６で示されたアドレスから当該ブロックの末尾までの
命令に分岐命令が存在しないか否かをチェックする。

分岐命令が存在していれば、命令ストリームの切替る可
能性があるので、キャッシュメモリに対して次ブロック
をロードするためにメモリリクエストを送出しても無駄
になる可能性がある。デコーダ１７は命令バッファ３の
ブロックに対応して設けられ、命令ポインタレジスタ６
の下位７ビツトが１２０〜１２７の間を示すと、当該ブ
ロックに対応する分岐命令ビットＦ／Ｆ８とアクセス履
歴ビットＦ／Ｆ７．７とを参照し、上記ビットがすべて
セットされているときのみ制御回路１２に対して信号線
２７を介してリクエスト許可信号を送出する。この許可
信号が送出されているときには、命令バッファ３上の当
該ブロックには未だ読出されていない、命令が残ってい
るが、残命令のなかには、分岐命令が存在しないので、
キャッシュメモリに対するリクエストが制御回路１２に
対して許可される。制御回路１２は、上記許可信号と命
令バッファ３のミスヒツトの際にブロック迷光きサーチ
回路１１より送出される。メモリリクエストとをみて、
キャッシュメモリに対してメモリリクエストを送出する
。

当該ブロックの分岐命令ビットＦ／Ｆ８とアクセス履歴
ビットＦ／Ｆ７，７とのうちで、１ビツトでもリセット
されているならば、命令バッファ３からの読出されてい
ない命令のなかに分岐命令が存在するか、あるいは存在
する可能性があるということを示している。

したがって、リクエスト許可信号は送出されずブロック
迷光きサーチ回路１１よりメモリリクエストが送出され
てもキャッシュメモリに対するリクエストは、命令スト
リームの変更がないということが確認され、当該ブロッ
クの命令がすべて読出されるまで抑止される。

（発明の効果） 以上説明したように本発明は、命令バッファの最終ワー
ドに位置する命令語の読出し履歴、および分岐命令が存
在しないという情報を保持することにより、ブロック越
えのりクエストを従来方式よりも数マシンサイクル早く
送出することかでき。

さらにリクエストのキャンセルを行う必要もないという
効果がある。

【図面の簡単な説明】

第１図は、本発明による命令取出し装置の一実施例を示
すブロック図である。 第２図は、第１図に示す命令ポインタレジスタおよびア
ドレスカウンタにセットされるデータの形式を′示す説
明図である。 １■■■１トー１−ｔ １・・・命令バッファ書込みアドレスレジスタ２・・・
命令バッファ書込みデータレジスタ３・・・命令バッフ
ァ ４、ＩＳ、］７．３１・・・切替え回路５＠・・命令レ
ジスタ ６・・・命令ポインタレジスタ フ、フ・・・アクセス履歴ビットＦ／Ｆ８・・・分岐命
令ビットＦ／Ｆ ９・・・指示レジスタ １０・・・命令カウンタ １１・・・ブロック迷光きサーチ回路 １２・・・制御回路

Claims (1)

【特許請求の範囲】
1. 記憶装置より読出された命令語をブロック単位に保持す
   るための命令バッファと、前記命令バッファから読出さ
   れている命令語のアドレスの上位ビットを保持するため
   の命令カウンタと、前記命令バッファから読出されてい
   る命令語のブロック番号およびブロック内アドレスを示
   すための命令ポインタレジスタと、前記命令バッファか
   ら読出された前記命令語を保持するための命令レジスタ
   と、前記命令バッファのブロックの末尾から予め定めら
   れた命令数内に位置する命令のなかで分岐命令が存在す
   ることを示すための分岐命令ビットＦ／Ｆと、前記命令
   数内に位置する命令が以前に前記命令バッファより読出
   されたものであるという履歴の存在することを示すアク
   セス履歴ビットＦ／Ｆと、前記命令バッファ上のブロッ
   クから読出されている命令語のアドレスが前記ブロック
   の末尾から予め定められた命令数内に位置していること
   を検出するとともに、キャッシュアドレスからみて前記
   ブロックに連続するブロックが前記命令バッファ上に存
   在しない場合には前記命令バッファ上のブロックに対応
   する前記分岐命令ビットＦ／Ｆの内容、および前記アク
   セス履歴ビットＦ／Ｆの内容をチェックし、前記ブロッ
   クの末尾までの後続命令がすべて以前に前記命令バッフ
   ァより読出された履歴を有するとともに前記分岐命令が
   含まれていないという条件が成立つときにはキャッシュ
   メモリに対してリクエストを送出し、前記条件が満足さ
   れないときには前記キャッシュメモリに対するリクエス
   トを抑止するための制御手段とを具備して構成したこと
   を特徴とする命令取出し装置。