JPH04330809A - マイクロ波ミキサ回路 - Google Patents
マイクロ波ミキサ回路Info
- Publication number
- JPH04330809A JPH04330809A JP19019291A JP19019291A JPH04330809A JP H04330809 A JPH04330809 A JP H04330809A JP 19019291 A JP19019291 A JP 19019291A JP 19019291 A JP19019291 A JP 19019291A JP H04330809 A JPH04330809 A JP H04330809A
- Authority
- JP
- Japan
- Prior art keywords
- mixer circuit
- microwave mixer
- signal
- electrode
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、例えばマイクロ波ア
ップコンバータあるいはダウンコンバータに用いられる
マイクロ波ミキサ回路に関する。
ップコンバータあるいはダウンコンバータに用いられる
マイクロ波ミキサ回路に関する。
【０００２】
【従来の技術】従来のマイクロ波アップコンバータに用
いられるマイクロ波ミキサ回路にあっては、一般に図３
に示すように構成される。図３において、点線で囲まれ
る部分はＭＭＩＣ（モノリシック・マイクロ波集積回路
）内を示している。
いられるマイクロ波ミキサ回路にあっては、一般に図３
に示すように構成される。図３において、点線で囲まれ
る部分はＭＭＩＣ（モノリシック・マイクロ波集積回路
）内を示している。
【０００３】伝送信号は非反転信号＋ＳＩＦ、反転信号
−ＳＩＦの平衡入力形式で与えられ、それぞれ差動対を
なす第１、第２のＦＥＴ（電界効果トランジスタ）素子
Ｑ１，Ｑ２の各ゲート電極に供給される。第１、第２の
ＦＥＴ素子Ｑ１，Ｑ２の共通ソース電極には第３のＦＥ
Ｔ素子Ｑ３及び抵抗Ｒ１による定電流源を介して端子ｃ
に接続される。この端子ｃはＶＳ 電源に接続される。
−ＳＩＦの平衡入力形式で与えられ、それぞれ差動対を
なす第１、第２のＦＥＴ（電界効果トランジスタ）素子
Ｑ１，Ｑ２の各ゲート電極に供給される。第１、第２の
ＦＥＴ素子Ｑ１，Ｑ２の共通ソース電極には第３のＦＥ
Ｔ素子Ｑ３及び抵抗Ｒ１による定電流源を介して端子ｃ
に接続される。この端子ｃはＶＳ 電源に接続される。
【０００４】また、上記伝送信号に混合する局部発振信
号は非反転信号＋ＳＬ０、反転信号−ＳＬ０の平衡入力
形式で与えられ、非反転信号＋ＳＬ０は第２のＦＥＴ素
子Ｑ２と直列接続される第４のＦＥＴ素子Ｑ４のゲート
電極に供給され、反転信号−ＳＬ０は第１のＦＥＴ素子
Ｑ１と直列接続される第５のＦＥＴ素子Ｑ５のゲート電
極に供給される。第４及び第５のＦＥＴ素子Ｑ４，Ｑ５
の各ドレイン電極はそれぞれ端子ａ，ｂに接続される。 以上の回路構成はＭＭＩＣ化されている。
号は非反転信号＋ＳＬ０、反転信号−ＳＬ０の平衡入力
形式で与えられ、非反転信号＋ＳＬ０は第２のＦＥＴ素
子Ｑ２と直列接続される第４のＦＥＴ素子Ｑ４のゲート
電極に供給され、反転信号−ＳＬ０は第１のＦＥＴ素子
Ｑ１と直列接続される第５のＦＥＴ素子Ｑ５のゲート電
極に供給される。第４及び第５のＦＥＴ素子Ｑ４，Ｑ５
の各ドレイン電極はそれぞれ端子ａ，ｂに接続される。 以上の回路構成はＭＭＩＣ化されている。
【０００５】上記端子ａ，ｂはそれぞれ抵抗Ｒ２，Ｒ３
を介してＶＤ 電源に接続され、また端子ａにはインダ
クタＬ１の一方端が接続され、このインダクタＬ１の他
方端はコンデンサＣ１を介して接地されると共に、ミキ
サ出力端となる。インダクタＬ１及びコンデンサＣ１は
フィルタ回路を構成している。
を介してＶＤ 電源に接続され、また端子ａにはインダ
クタＬ１の一方端が接続され、このインダクタＬ１の他
方端はコンデンサＣ１を介して接地されると共に、ミキ
サ出力端となる。インダクタＬ１及びコンデンサＣ１は
フィルタ回路を構成している。
【０００６】すなわち、端子ａ，ｂには伝送信号と局部
発振信号との混合出力が互いに逆極性で得られるが、こ
こには局部発振信号ＳＬ０の周波数成分の漏れがある。 そこで、ＭＭＩＣ外部において、Ｑ２のドレイン出力を
インダクタＬ１及びコンデンサＣ１によるフィルタ回路
に通してその漏れをアースへ逃がし、必要な周波数成分
のみを出力するようにしている。
発振信号との混合出力が互いに逆極性で得られるが、こ
こには局部発振信号ＳＬ０の周波数成分の漏れがある。 そこで、ＭＭＩＣ外部において、Ｑ２のドレイン出力を
インダクタＬ１及びコンデンサＣ１によるフィルタ回路
に通してその漏れをアースへ逃がし、必要な周波数成分
のみを出力するようにしている。
【０００７】尚、ここではアップコンバータとして使用
するので、上記伝送信号ＳＩＦは局部発振信号ＳＬ０よ
り周波数が低い。局部発振信号ＳＬ０の周波数を伝送信
号±ＳＩＦより低くし、±ＳＩＦよりＳＯＵＴ の周波
数が低くなるようにすれば、ダウンコンバータとなる。
するので、上記伝送信号ＳＩＦは局部発振信号ＳＬ０よ
り周波数が低い。局部発振信号ＳＬ０の周波数を伝送信
号±ＳＩＦより低くし、±ＳＩＦよりＳＯＵＴ の周波
数が低くなるようにすれば、ダウンコンバータとなる。
【０００８】しかしながら、マイクロ波ミキサ回路では
、ＭＭＩＣ化に際して、局部発振信号を不平衡入力形式
で与えることが多くなってきているのに対し、上記のよ
うな従来の構成では、その不平衡入力の局部発振信号を
いったん平衡入力に変換しなければならず、回路構成が
複雑となる。また、局部発振信号の漏れをなくすための
フィルタ回路を外付部品で構成しており、これらはＭＭ
ＩＣ内部に構成することはその値からみて極めて困難で
ある。このため、回路全体をＩＣ内に組み込むことがで
きず、当該回路を利用する装置の大型化、コスト上昇を
招いていた。
、ＭＭＩＣ化に際して、局部発振信号を不平衡入力形式
で与えることが多くなってきているのに対し、上記のよ
うな従来の構成では、その不平衡入力の局部発振信号を
いったん平衡入力に変換しなければならず、回路構成が
複雑となる。また、局部発振信号の漏れをなくすための
フィルタ回路を外付部品で構成しており、これらはＭＭ
ＩＣ内部に構成することはその値からみて極めて困難で
ある。このため、回路全体をＩＣ内に組み込むことがで
きず、当該回路を利用する装置の大型化、コスト上昇を
招いていた。
【０００９】
【発明が解決しようとする課題】以上述べたように従来
のマイクロ波ミキサ回路は、混合する信号を不平衡入力
形式で与えられた場合、これをいったん平衡入力に変換
しなければならず、回路構成が複雑となる。また、混合
する信号の漏れをなくすためのフィルタ回路をその値か
らみて外付部品で構成しなければならず、回路全体をＩ
Ｃ内に組み込むことができず、当該回路を利用する装置
の大型化、コスト上昇を招いていた。
のマイクロ波ミキサ回路は、混合する信号を不平衡入力
形式で与えられた場合、これをいったん平衡入力に変換
しなければならず、回路構成が複雑となる。また、混合
する信号の漏れをなくすためのフィルタ回路をその値か
らみて外付部品で構成しなければならず、回路全体をＩ
Ｃ内に組み込むことができず、当該回路を利用する装置
の大型化、コスト上昇を招いていた。
【００１０】そこで、この発明は上記の欠点を除去すべ
くなされたもので、その第１の目的とするところは、混
合信号が不平衡入力形式で与えられても、平衡入力形式
に変換することなく直接的に混合することのできるマイ
クロ波ミキサ回路を提供することにあり、その第２の目
的とするところは、混合信号の漏れをＩＣ内部で処理す
ることができ、利用する装置の小型化、コスト低減を図
り得るマイクロ波ミキサ回路を提供することを目的とす
る。
くなされたもので、その第１の目的とするところは、混
合信号が不平衡入力形式で与えられても、平衡入力形式
に変換することなく直接的に混合することのできるマイ
クロ波ミキサ回路を提供することにあり、その第２の目
的とするところは、混合信号の漏れをＩＣ内部で処理す
ることができ、利用する装置の小型化、コスト低減を図
り得るマイクロ波ミキサ回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記第１の目的を達成す
るためにこの発明に係るマイクロ波ミキサ回路は、制御
電極がそれぞれ被混合信号の非反転入力端、反転入力端
に接続され、各一方の被制御電極が共通接続される第１
及び第２のトランジスタ素子と、制御電極が混合信号の
入力端に接続され、その一方の被制御電極が前記第１及
び第２のトランジスタ素子の共通被制御電極に接続され
、その他方の被制御電極が低電位電極に接続される第３
のトランジスタ素子と、前記第１及び第２のトランジス
タ素子の各一方の被制御電極と高電位電極との間に接続
される第１及び第２の抵抗素子とを具備し、前記第１及
び第２のトランジスタ素子の各一方の被制御電極のいず
れか一方を出力端に接続して構成される。
るためにこの発明に係るマイクロ波ミキサ回路は、制御
電極がそれぞれ被混合信号の非反転入力端、反転入力端
に接続され、各一方の被制御電極が共通接続される第１
及び第２のトランジスタ素子と、制御電極が混合信号の
入力端に接続され、その一方の被制御電極が前記第１及
び第２のトランジスタ素子の共通被制御電極に接続され
、その他方の被制御電極が低電位電極に接続される第３
のトランジスタ素子と、前記第１及び第２のトランジス
タ素子の各一方の被制御電極と高電位電極との間に接続
される第１及び第２の抵抗素子とを具備し、前記第１及
び第２のトランジスタ素子の各一方の被制御電極のいず
れか一方を出力端に接続して構成される。
【００１２】また、上記第２の目的を達成するためにこ
の発明に係るマイクロ波ミキサ回路は、上記第１の目的
を達成する構成において、さらに前記第３のトランジス
タ素子の被制御電極間に接続される容量素子を具備して
構成される。
の発明に係るマイクロ波ミキサ回路は、上記第１の目的
を達成する構成において、さらに前記第３のトランジス
タ素子の被制御電極間に接続される容量素子を具備して
構成される。
【００１３】
【作用】上記第１の目的を達成する構成のマイクロ波ミ
キサ回路では、差動対をなす第１及び第２のトランジス
タ素子をそれぞれ平衡入力形式で与えられる一対の被混
合信号で駆動し、その差動回路の電流源となる第３のト
ランジスタ素子を混合信号で駆動して、第１または第２
のトランジスタ素子の高電位側の被制御電極に発生する
電圧を混合出力とするようにしている。
キサ回路では、差動対をなす第１及び第２のトランジス
タ素子をそれぞれ平衡入力形式で与えられる一対の被混
合信号で駆動し、その差動回路の電流源となる第３のト
ランジスタ素子を混合信号で駆動して、第１または第２
のトランジスタ素子の高電位側の被制御電極に発生する
電圧を混合出力とするようにしている。
【００１４】また、上記第２の目的を達成する構成のマ
イクロ波ミキサ回路では、さらに第３のトランジスタ素
子の被制御電極間に容量素子を接続して、第３のトラン
ジスタ素子から第１及び第２のトランジスタ素子へ流れ
ようする混合信号の漏れ成分を、容量素子を介して低電
位電極へ流すようにしている。
イクロ波ミキサ回路では、さらに第３のトランジスタ素
子の被制御電極間に容量素子を接続して、第３のトラン
ジスタ素子から第１及び第２のトランジスタ素子へ流れ
ようする混合信号の漏れ成分を、容量素子を介して低電
位電極へ流すようにしている。
【００１５】
【実施例】以下、この発明の一実施例を図１を参照して
詳細に説明する。図１において、点線で囲まれる部分は
ＭＭＩＣ（モノリシック・マイクロ波集積回路）内を示
している。
詳細に説明する。図１において、点線で囲まれる部分は
ＭＭＩＣ（モノリシック・マイクロ波集積回路）内を示
している。
【００１６】伝送信号は非反転信号＋ＳＩＦ、反転信号
−ＳＩＦの平衡入力形式で与えられ、それぞれ差動対を
なす第１、第２のＦＥＴ素子Ｑ１１，Ｑ１２の各ゲート
電極に供給される。第１、第２のＦＥＴ素子Ｑ１１，Ｑ
１２の共通ソース電極には第３のＦＥＴ素子Ｑ１３のド
レイン電極が接続されており、このＱ１３のゲート電極
には上記伝送信号より周波数の高い局部発振信号ＳＬ０
が供給される。
−ＳＩＦの平衡入力形式で与えられ、それぞれ差動対を
なす第１、第２のＦＥＴ素子Ｑ１１，Ｑ１２の各ゲート
電極に供給される。第１、第２のＦＥＴ素子Ｑ１１，Ｑ
１２の共通ソース電極には第３のＦＥＴ素子Ｑ１３のド
レイン電極が接続されており、このＱ１３のゲート電極
には上記伝送信号より周波数の高い局部発振信号ＳＬ０
が供給される。
【００１７】上記第１、第２のＦＥＴ素子Ｑ１１，Ｑ１
２の各ドレイン電極はそれぞれ端子ａ，ｂを介し、さら
に抵抗Ｒ１１，Ｒ１２を介してＶＤ 電源に接続され、
第３のＦＥＴ素子Ｑ１３のソース電極は端子ｃを介して
ＶＳ 電源に接続される。端子ａはインダクタＬ１１及
びコンデンサＣ１１によるＬＣフィルタ回路の入力端に
接続され、このフィルタ回路の出力端はミキサ出力端と
なっている。
２の各ドレイン電極はそれぞれ端子ａ，ｂを介し、さら
に抵抗Ｒ１１，Ｒ１２を介してＶＤ 電源に接続され、
第３のＦＥＴ素子Ｑ１３のソース電極は端子ｃを介して
ＶＳ 電源に接続される。端子ａはインダクタＬ１１及
びコンデンサＣ１１によるＬＣフィルタ回路の入力端に
接続され、このフィルタ回路の出力端はミキサ出力端と
なっている。
【００１８】すなわち、第１、第２のＦＥＴ素子Ｑ１１
，Ｑ１２の共通ソース電極は、第３のＦＥＴ素子Ｑ１３
を介し、局部発振信号ＳＬ０に応じて変動している。こ
のため、差動対をなすＱ１１，Ｑ１２の各ゲート電極に
伝送信号±ＳＩＦが与えられると、局部発振信号ＳＬ０
の周波数が加算されて、第２のＦＥＴ素子Ｑ１２のドレ
イン電極に現れる。
，Ｑ１２の共通ソース電極は、第３のＦＥＴ素子Ｑ１３
を介し、局部発振信号ＳＬ０に応じて変動している。こ
のため、差動対をなすＱ１１，Ｑ１２の各ゲート電極に
伝送信号±ＳＩＦが与えられると、局部発振信号ＳＬ０
の周波数が加算されて、第２のＦＥＴ素子Ｑ１２のドレ
イン電極に現れる。
【００１９】したがって、上記構成によるマイクロ波ミ
キサ回路は、不平衡入力形式の局部発振信号ＳＬ０で第
３のＦＥＴ素子Ｑ１３を駆動し、伝送信号±ＳＩＦで駆
動される差動対ＦＥＴ素子Ｑ１１，Ｑ１２の電流量を制
御しているので、端子ａに伝送信号±ＳＩＦと局部発振
信号ＳＬ０の混合信号を得ることができる。
キサ回路は、不平衡入力形式の局部発振信号ＳＬ０で第
３のＦＥＴ素子Ｑ１３を駆動し、伝送信号±ＳＩＦで駆
動される差動対ＦＥＴ素子Ｑ１１，Ｑ１２の電流量を制
御しているので、端子ａに伝送信号±ＳＩＦと局部発振
信号ＳＬ０の混合信号を得ることができる。
【００２０】ところで、前述したように、端子ａには局
部発振信号ＳＬ０の周波数成分の漏れがある。そこで、
図１では、ＭＭＩＣ外部において、Ｑ１２のドレイン出
力をインダクタＬ１１及びコンデンサＣ１２によるフィ
ルタ回路に通してその漏れをアースへ逃がし、必要な周
波数成分のみを出力するようにしている。
部発振信号ＳＬ０の周波数成分の漏れがある。そこで、
図１では、ＭＭＩＣ外部において、Ｑ１２のドレイン出
力をインダクタＬ１１及びコンデンサＣ１２によるフィ
ルタ回路に通してその漏れをアースへ逃がし、必要な周
波数成分のみを出力するようにしている。
【００２１】しかしながら、上記構成のように、局部発
振信号ＳＬ０の漏れをなくすためのフィルタ回路を外付
部品で構成すると、当該回路を利用する装置の大型化、
コスト上昇を招く。
振信号ＳＬ０の漏れをなくすためのフィルタ回路を外付
部品で構成すると、当該回路を利用する装置の大型化、
コスト上昇を招く。
【００２２】そこで、図２（図１と同一部分には同一符
号を付してその説明を省略する）に示すように、ＩＣ内
部で第３のＦＥＴ素子Ｑ１３のドレイン−ソース間に容
量素子Ｃ１２を接続し、抵抗Ｒ１１，Ｒ１２をＩＣ内部
に構成する。そして、第１及び第２のＦＥＴ素子Ｑ１１
，Ｑ１２の各ドレインをそれぞれ抵抗Ｒ１１，Ｒ１２を
介し、共に端子ｃを介してＶＤ 電源に接続し、Ｑ１２
のドレインを出力端子ｄに接続する。
号を付してその説明を省略する）に示すように、ＩＣ内
部で第３のＦＥＴ素子Ｑ１３のドレイン−ソース間に容
量素子Ｃ１２を接続し、抵抗Ｒ１１，Ｒ１２をＩＣ内部
に構成する。そして、第１及び第２のＦＥＴ素子Ｑ１１
，Ｑ１２の各ドレインをそれぞれ抵抗Ｒ１１，Ｒ１２を
介し、共に端子ｃを介してＶＤ 電源に接続し、Ｑ１２
のドレインを出力端子ｄに接続する。
【００２３】上記構成によれば、第３のＦＥＴ素子Ｑ１
３から第１及び第２のＦＥＴ素子Ｑ１１，Ｑ１２へ流れ
ようする局部発振信号ＳＬ０の漏れ成分を、第３のＦＥ
Ｔ素子Ｑ １３のドレイン−ソース電極間に接続した容
量素子Ｃ１２を介してＶＳ 電極へ流してしまう。この
ため、従来外付け部品で構成していたフィルタ回路が不
要となる。
３から第１及び第２のＦＥＴ素子Ｑ１１，Ｑ１２へ流れ
ようする局部発振信号ＳＬ０の漏れ成分を、第３のＦＥ
Ｔ素子Ｑ １３のドレイン−ソース電極間に接続した容
量素子Ｃ１２を介してＶＳ 電極へ流してしまう。この
ため、従来外付け部品で構成していたフィルタ回路が不
要となる。
【００２４】この場合、容量素子Ｃ１２はＦＥＴ素子Ｑ
１３のドレイン電位が低いため、比較的小さい値でよく
、ＩＣ内に組み込むことが可能である。一方、抵抗Ｒ１
１，Ｒ１２もＩＣ内に組み込める程度の値である。した
がって、上記構成によるミキサ回路は全てＩＣ内で構成
することができ、これによって当該回路を用いる装置の
小型化、コスト低下を図ることができる。
１３のドレイン電位が低いため、比較的小さい値でよく
、ＩＣ内に組み込むことが可能である。一方、抵抗Ｒ１
１，Ｒ１２もＩＣ内に組み込める程度の値である。した
がって、上記構成によるミキサ回路は全てＩＣ内で構成
することができ、これによって当該回路を用いる装置の
小型化、コスト低下を図ることができる。
【００２５】尚、この発明はアップコンバータ、ダウン
コンバータのいずれであっても適用可能なことはもちろ
んである。また、Ｑ１１〜Ｑ１３はＦＥＴ素子に限定さ
れるものではなく、バイポーラトランジスタであっても
同様に実施可能である。
コンバータのいずれであっても適用可能なことはもちろ
んである。また、Ｑ１１〜Ｑ１３はＦＥＴ素子に限定さ
れるものではなく、バイポーラトランジスタであっても
同様に実施可能である。
【００２６】
【発明の効果】以上のようにこの発明によれば、混合信
号が不平衡入力形式で与えられても、平衡入力形式に変
換することなく直接的に混合することのできるマイクロ
波ミキサ回路を提供することができる。また、混合信号
の漏れをＩＣ内部で処理することができ、利用する装置
の小型化、コスト低減を図り得るマイクロ波ミキサ回路
を提供することができる。
号が不平衡入力形式で与えられても、平衡入力形式に変
換することなく直接的に混合することのできるマイクロ
波ミキサ回路を提供することができる。また、混合信号
の漏れをＩＣ内部で処理することができ、利用する装置
の小型化、コスト低減を図り得るマイクロ波ミキサ回路
を提供することができる。
【図１】 この発明に係るマイクロ波ミキサ回路の第
１の実施例の構成を示す回路図。
１の実施例の構成を示す回路図。
【図２】 この発明に係るマイクロ波ミキサ回路の第
２の実施例の構成を示す回路図。
２の実施例の構成を示す回路図。
【図３】 従来のマイクロ波ミキサ回路の構成を示す
回路図。
回路図。
Ｑ１１〜Ｑ１３…ＦＥＴ素子、ａ〜ｄ…端子、Ｌ１１…
インダクタ、Ｃ１１…コンデンサ、Ｃ１２…容量素子、
Ｒ１１，Ｒ１２…抵抗。
インダクタ、Ｃ１１…コンデンサ、Ｃ１２…容量素子、
Ｒ１１，Ｒ１２…抵抗。
Claims (10)
- 【請求項１】 制御電極がそれぞれ被混合信号の非反
転入力端、反転入力端に接続され、各一方の被制御電極
が共通接続される第１及び第２のトランジスタ素子と、
制御電極が混合信号の入力端に接続され、その一方の被
制御電極が前記第１及び第２のトランジスタ素子の共通
被制御電極に接続され、その他方の被制御電極が低電位
電極に接続される第３のトランジスタ素子と、前記第１
及び第２のトランジスタ素子の各一方の被制御電極と高
電位電極との間に接続される第１及び第２の抵抗素子と
を具備し、前記第１及び第２のトランジスタ素子の各一
方の被制御電極のいずれか一方を出力端に接続するよう
にしたことを特徴とするマイクロ波ミキサ回路。 - 【請求項２】 前記第１及び第２のトランジスタ素子
の各一方の被制御電極のいずれか一方と出力端との間に
不要な周波数成分を遮断するフィルタ回路を介在させる
ようにしたことを特徴とする請求項１記載のマイクロ波
ミキサ回路。 - 【請求項３】 前記第１乃至第３のトランジスタ素子
は同一チップ上にモノリシック集積回路化するようにし
たことを特徴とする請求項１記載のマイクロ波ミキサ回
路。 - 【請求項４】 前記第３のトランジスタ素子の被制御
電極間に接続される容量素子を具備するマイクロ波ミキ
サ回路。 - 【請求項５】 前記第１乃至第３のトランジスタ素子
及び容量素子は同一チップ上にモノリシック集積回路化
するようにしたことを特徴とする請求項４記載のマイク
ロ波ミキサ回路。 - 【請求項６】 前記第１乃至第３のトランジスタ素子
は電界効果トランジスタであることを特徴とする請求項
１記載のマイクロ波ミキサ回路。 - 【請求項７】 前記第１乃至第３のトランジスタ素子
はバイポーラトランジスタであることを特徴とする請求
項１記載のマイクロ波ミキサ回路。 - 【請求項８】 前記被混合信号はマイクロ波信号であ
り、前記混合信号は局部発振信号であることを特徴とす
る請求項１記載のマイクロ波ミキサ回路。 - 【請求項９】 前記被混合信号に対して前記出力端か
ら高い周波数信号を出力するアップコンバータとして使
用することを特徴とする請求項８記載のマイクロ波ミキ
サ回路。 - 【請求項１０】 前記被混合信号に対して前記出力端
から低い周波数信号を出力するダウンコンバータとして
使用することを特徴とする請求項８記載のマイクロ波ミ
キサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19019291A JP3183909B2 (ja) | 1991-03-01 | 1991-07-30 | マイクロ波ミキサ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-36270 | 1991-03-01 | ||
| JP3627091 | 1991-03-01 | ||
| JP19019291A JP3183909B2 (ja) | 1991-03-01 | 1991-07-30 | マイクロ波ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330809A true JPH04330809A (ja) | 1992-11-18 |
| JP3183909B2 JP3183909B2 (ja) | 2001-07-09 |
Family
ID=26375308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19019291A Expired - Fee Related JP3183909B2 (ja) | 1991-03-01 | 1991-07-30 | マイクロ波ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183909B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100949211B1 (ko) * | 2007-08-21 | 2010-03-24 | 연세대학교 산학협력단 | 비제로 복귀 신호에서 비트의 천이점을 추출하는 회로와이를 이용한 위상 잠금 클록 복원 회로 및 상기 회로를제어하는 방법. |
| WO2010041780A1 (en) * | 2008-10-07 | 2010-04-15 | Industry-Academic Cooperation Foundation Yonsei University | Bit-transition point extraction circuit and injection-locked clock recovery circuit for nrz-coded signal and method for controling the circuit |
-
1991
- 1991-07-30 JP JP19019291A patent/JP3183909B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100949211B1 (ko) * | 2007-08-21 | 2010-03-24 | 연세대학교 산학협력단 | 비제로 복귀 신호에서 비트의 천이점을 추출하는 회로와이를 이용한 위상 잠금 클록 복원 회로 및 상기 회로를제어하는 방법. |
| WO2010041780A1 (en) * | 2008-10-07 | 2010-04-15 | Industry-Academic Cooperation Foundation Yonsei University | Bit-transition point extraction circuit and injection-locked clock recovery circuit for nrz-coded signal and method for controling the circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3183909B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308925B2 (ja) | 電流モード入力を備えた送信ミキサ | |
| KR100260493B1 (ko) | 주파수 더블러 및 믹서로서의 기능을 갖는 회로 | |
| US4032851A (en) | Complementary symmetry fet mixer circuits | |
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| JP3183909B2 (ja) | マイクロ波ミキサ回路 | |
| US5717364A (en) | Mixer | |
| JPH0239888B2 (ja) | ||
| JP3111939B2 (ja) | ミキサ回路 | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
| US6897734B2 (en) | Integral mixer and oscillator device | |
| JP3736024B2 (ja) | ダブルバランスドミキサ | |
| JP3031260B2 (ja) | ミキサ回路 | |
| JPH06276028A (ja) | Ｆｅｔミキサ回路 | |
| JPS63142716A (ja) | 入力切換回路 | |
| JPH0239881B2 (ja) | ||
| JPH01194707A (ja) | 能動低域フィルタ装置 | |
| SU1184068A1 (ru) | Балансный смеситель | |
| JPH09167941A (ja) | ローパスフィルタ | |
| JP3381175B2 (ja) | 受信機 | |
| JPS5884508A (ja) | ダブルバランスド・ミクサ−装置 | |
| JPH024505Y2 (ja) | ||
| JPH05343923A (ja) | 半導体装置 | |
| JPS63245134A (ja) | 周波数混合回路の出力回路 | |
| JPH0153805B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |