JPH04333267A - 表面実装半導体装置の製造方法 - Google Patents

表面実装半導体装置の製造方法

Info

Publication number
JPH04333267A
JPH04333267A JP10232791A JP10232791A JPH04333267A JP H04333267 A JPH04333267 A JP H04333267A JP 10232791 A JP10232791 A JP 10232791A JP 10232791 A JP10232791 A JP 10232791A JP H04333267 A JPH04333267 A JP H04333267A
Authority
JP
Japan
Prior art keywords
lead
groove
plating layer
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10232791A
Other languages
English (en)
Inventor
Mikio Hatakeyama
畠山 幹男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10232791A priority Critical patent/JPH04333267A/ja
Publication of JPH04333267A publication Critical patent/JPH04333267A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表面実装用の半導体装置
の製造方法に関して、特にリード切離し後のリード端面
の形状改善に関する。
【0002】
【従来の技術】従来の表面実装半導体装置の製造におい
ては、リード切離しを行なった後リード部のめっきを行
う方法がとられていた。すなわち、リードフレームに半
導体チップを搭載し、樹脂封止を行なった後、リード切
離しを行ない、リード部にめっき層を形成するのである
【0003】
【発明が解決しようとする課題】この従来の表面実装半
導体装置の製造方法においては、リードが切離された状
態でめっきが行なわれるためにめっき工程中のハンドリ
ング等により、リードが曲る場合があり、後の工程でリ
ード修正を行なう必要があるという問題点がある。さら
にリード厚さが0.2mm以下の非常に薄いリードにな
ると、リード曲りが非常に発生しやすくなるため、リー
ド切離しを行う前にめっきを行なう必要がある。しかし
ながら、この場合にはリードの端面すなわち切断した面
にめっきがされていないため、実装時にリード端面への
半田付着性が悪くなる場合がある。図5にめっきをした
後切離しを行なった場合のリード端面形状を示す。リー
ド端面の上側はリード表面のめっき層がだれており、め
っき金属が表面に付着しているのに対してリード端面の
下側(破断面10)にはめっき金属は付着しない。従っ
て実装した場合半田の付着性が悪いという問題がある。 図6,図7に示すように、このような半導体装置をプリ
ント基板103に実装した場合のリード端面に半田フィ
レット104aが付着しない場合がある。
【0004】
【課題を解決するための手段】本発明の表面実装半導体
装置の製造方法は、リードの所定箇所に所定寸法の溝を
設けたリードフレームを準備する工程と、前記リードフ
レームに半導体チップを搭載し樹脂封止する工程と、前
記リードフレームの封止樹脂で覆われていないリード表
面にめっき層を形成する工程と、前記リードの溝のある
表面をダイで受けてせん断加工によりリードを外枠から
切離す工程とを有するというものである。
【0005】
【実施例】図1〜図3を参照して本発明の一実施例につ
いて説明する。
【0006】本実施例は、図1に示すように、リード2
の所定箇所に所定寸法の溝3を設けたリードフレームを
準備する工程と、前述のリードフレームに図示しない半
導体チップを搭載し樹脂封止する工程と、図2に示すよ
うに、前述のリードフレームの封止樹脂1で覆われてい
ないリード2表面にめっき層6を形成する工程と、リー
ドの溝3のある表面をダイ8で受けてせん断加工により
リードを外枠5から切離す工程とを有するというもので
ある。図3に示すように、溝部分にはもともとめっき層
6が形成されているが、切断面の部分にも、リード表面
のめっき層がだれており、端面全部に金が付着した状態
となる。
【0007】リードフレームの材質は厚さ0.125m
mの鉄−ニッケル−コバルト合金板を使用し、厚さ10
μmの金めっきを行なうものとする。溝3の幅は100
μm、深さは65μmである。実験によると、溝3の深
さをリード2の厚さの少なくとも1/2とすることによ
り、厚さ0.15μm以下のリードの場合、標準的なせ
ん断加工により端面のほぼ全面に金を付着させることが
できた。
【0008】本実施例の表面実装半導体装置を実装する
と、図4に示すように、半田フィレット104がリード
102の端面に十分に接合される。リード端面の半田付
着性が改善されるからである。
【0009】
【発明の効果】以上説明したように本発明によれば、リ
ード切離し工程の前にリードにめっきを行なうので、め
っき工程におけるハンドリングによるリード曲りの発生
がない、リード端面の全部分にめっき金属を付着させる
ことができ、実装した時にリード端面の半田付着性が従
来より改善されるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の説明に使用する平面図であ
る。
【図2】本発明の一実施例の説明に使用する断面図であ
る。
【図3】本発明の一実施例の説明に使用する断面図であ
る。
【図4】本発明の一実施例による表面実装半導体装置の
実装状態を示す断面図である。
【図5】従来の技術の説明に使用する断面図である。
【図6】表面実装半導体装置の実装状態を示す断面図で
ある。
【図7】従来の技術の説明に使用する断面図である。
【符号の説明】
1    封止樹脂 2    リード 3    溝 4    吊りピン 5    外枠 6    めっき層 7    パンチ 8    ダイ 9    切断面 10    破断面 101    表面実装半導体装置 102    リード 103    プリント基板 104,104a    半田フィレット105   
 プリント基板の電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】リードの所定箇所に所定寸法の溝を設けた
    リードフレームを準備する工程と、前記リードフレーム
    に半導体チップを搭載し樹脂封止する工程と、前記リー
    ドフレームの封止樹脂で覆われていないリード表面にめ
    っき層を形成する工程と、前記リードの溝のある表面を
    ダイで受けてせん断加工によりリードを外枠から切離す
    工程とを有することを特徴とする表面実装半導体装置の
    製造方法。
  2. 【請求項2】溝の深さはリードの厚さの少なくとも1/
    2である請求項1記載の表面実装半導体装置の製造方法
JP10232791A 1991-05-08 1991-05-08 表面実装半導体装置の製造方法 Pending JPH04333267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10232791A JPH04333267A (ja) 1991-05-08 1991-05-08 表面実装半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10232791A JPH04333267A (ja) 1991-05-08 1991-05-08 表面実装半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04333267A true JPH04333267A (ja) 1992-11-20

Family

ID=14324449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10232791A Pending JPH04333267A (ja) 1991-05-08 1991-05-08 表面実装半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04333267A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034830A (ja) * 2006-06-27 2008-02-14 Seiko Instruments Inc 半導体装置およびリードフレームとその製造方法
JP2013118270A (ja) * 2011-12-02 2013-06-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2015072947A (ja) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034830A (ja) * 2006-06-27 2008-02-14 Seiko Instruments Inc 半導体装置およびリードフレームとその製造方法
JP2013118270A (ja) * 2011-12-02 2013-06-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2015072947A (ja) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US4137546A (en) Stamped lead frame for semiconductor packages
TWI611539B (zh) 半導體裝置及其製造方法
JP2015170822A (ja) 半導体装置及びその製造方法
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
CN100397599C (zh) 引线框的制造方法、半导体装置的制造方法及半导体装置
JP2018129442A (ja) 半導体装置およびその製造方法
JPH04333267A (ja) 表面実装半導体装置の製造方法
JPH03250756A (ja) 半導体素子の外部リードの成型方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH08318328A (ja) リード切断用金型
JPH08306844A (ja) 面実装部品リード端子の製造法
JPH03264140A (ja) 半導体装置のリードカツト方法
JP2661152B2 (ja) Icカード用モジュールの製造方法
JPH02302068A (ja) トランスファーモールド型混成集積回路
JPH02308563A (ja) リードフレーム
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP2001144390A (ja) 立体回路基板およびその製造方法
JPS63120454A (ja) 半導体装置
JPS63128739A (ja) リ−ドフレ−ムの製造方法
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
JP2001121490A (ja) 表面実装部品用プリント配線板の製造方法
JP2516394Y2 (ja) 半導体装置
JPH04340237A (ja) 樹脂封止形半導体装置の製造方法
JPH01315147A (ja) 樹脂封止形半導体装置の製造方法
JPH09223767A (ja) リードフレーム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990330