JPH0433390A - 電子回路基板の実装方法 - Google Patents
電子回路基板の実装方法Info
- Publication number
- JPH0433390A JPH0433390A JP14023890A JP14023890A JPH0433390A JP H0433390 A JPH0433390 A JP H0433390A JP 14023890 A JP14023890 A JP 14023890A JP 14023890 A JP14023890 A JP 14023890A JP H0433390 A JPH0433390 A JP H0433390A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic circuit
- insertion hole
- lead
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、電子部品等が実装された混成集積回路基板
またはプリント配線基板等の第１の電子回路基板にリー
ドフレームを嵌装し、該リードフレームを第２の電子回
路基板に形成された挿入孔に挿通し、半田付等をするこ
とにより、前記第１の電子回路基板を第２の電子回路基
板に実装する電子回路基板の実装方法に間し、さらに詳
細には、前記第１の電子回路基板に嵌装されたフレーム
リードと、第２の電子回路基板の挿入孔近傍に形成され
た導体パターンとを絶縁保護して、該第１の電子回路基
板を第２の電子回路基板に実装する電子回路基板の実装
方法に関するものである。
またはプリント配線基板等の第１の電子回路基板にリー
ドフレームを嵌装し、該リードフレームを第２の電子回
路基板に形成された挿入孔に挿通し、半田付等をするこ
とにより、前記第１の電子回路基板を第２の電子回路基
板に実装する電子回路基板の実装方法に間し、さらに詳
細には、前記第１の電子回路基板に嵌装されたフレーム
リードと、第２の電子回路基板の挿入孔近傍に形成され
た導体パターンとを絶縁保護して、該第１の電子回路基
板を第２の電子回路基板に実装する電子回路基板の実装
方法に関するものである。
（従来の技術）
電子機器の高機能化にともなって、搭載される電子部品
も多種多様となっており、該電子機器を小型化に構成す
るために、例えば電気回路の一機能ブロックを混成集積
回路化した電子回路基板を他の電子回路基板に実装する
ということが行われている。
も多種多様となっており、該電子機器を小型化に構成す
るために、例えば電気回路の一機能ブロックを混成集積
回路化した電子回路基板を他の電子回路基板に実装する
ということが行われている。
上記の電子回路基板を他の電子回路基板に実装した例を
、第３図（ａ）、 （ｂ）を参照しながら説明する。
、第３図（ａ）、 （ｂ）を参照しながら説明する。
アルミナ等の材質を有する第１の電子回路基板１には、
厚膜スクリーン印刷焼成法等を繰返すことにより、第１
基板の電極ランド５、第１基板の導体パターン１１及び
厚膜抵抗（図示省略）等が形成されている。
厚膜スクリーン印刷焼成法等を繰返すことにより、第１
基板の電極ランド５、第１基板の導体パターン１１及び
厚膜抵抗（図示省略）等が形成されている。
該第１の電子回路基板ｌに形成された部品搭載ランド（
図示省略）には、受動及び能動等の第１基板の電子部品
１３が半田実装されている。
図示省略）には、受動及び能動等の第１基板の電子部品
１３が半田実装されている。
また、良導体よりなるストッパ部付フレームリード１６
は、該ストッパ部付フレームリード１６の本体より幅広
なるストッパ部１６ｃと嵌着部１６ａとが成型加工され
ている。
は、該ストッパ部付フレームリード１６の本体より幅広
なるストッパ部１６ｃと嵌着部１６ａとが成型加工され
ている。
該ストッパ部付フレームリード１６の嵌着部１６ａは、
前記第１の電子回路基板１に形成された第１基板の電極
ランド５に嵌装されるとともに、第１基板の半田７によ
り半田付されている。
前記第１の電子回路基板１に形成された第１基板の電極
ランド５に嵌装されるとともに、第１基板の半田７によ
り半田付されている。
一方、アルミナ等の材質を有するとともに、ストッパ部
付フレームリード１６が挿入される挿入孔４が貫通形成
された第２の電子回路基板２には、厚膜スクリーン印刷
焼成法等を繰返すことにより、第２基板の電極ランド６
、第２基板の導体パターン１２及び厚膜抵抗（図示省略
）等が形成されている。
付フレームリード１６が挿入される挿入孔４が貫通形成
された第２の電子回路基板２には、厚膜スクリーン印刷
焼成法等を繰返すことにより、第２基板の電極ランド６
、第２基板の導体パターン１２及び厚膜抵抗（図示省略
）等が形成されている。
該第２の電子回路基板２に形成された部品搭載ランド（
図示省略）には、受動及び能動等の第２基板の電子部品
１４が半田実装されている。
図示省略）には、受動及び能動等の第２基板の電子部品
１４が半田実装されている。
前記第１の電子回路基板ｌに嵌装さ、れなストッパ部付
フレームリード１６は、該ストッパ部付フレームリード
１６のストッパ部１６ｃが第２の電子回路基板２に当接
されるまで挿入孔４に挿通される。
フレームリード１６は、該ストッパ部付フレームリード
１６のストッパ部１６ｃが第２の電子回路基板２に当接
されるまで挿入孔４に挿通される。
従って、第１の電子回路基板ｌが、第２の電子回路基板
２に対し、ストッパ部高さＨを有して搭載される。
２に対し、ストッパ部高さＨを有して搭載される。
しかる後、ストッパ部付フレームリード１６と、第２の
電子回路基板２に形成された第２基板の電極ランド６と
が、第２基板の半田８により半田付される。
電子回路基板２に形成された第２基板の電極ランド６と
が、第２基板の半田８により半田付される。
さらに、ストッパ部付フレームリード１６は、第２基板
の半田８により半田固定された半田付部１６ｂを残して
、先方部が切断除去されている。
の半田８により半田固定された半田付部１６ｂを残して
、先方部が切断除去されている。
上記のようにして、第１の電子回路基板１を、第２の電
子回路基板２に実装した場合、該第２の電子回路基板２
に成型された挿入孔４の近傍に形成された第２基板の導
体パターン１２と、ストッパ部付フレームリード１６と
が、該ストッパ部付フレームリード１６のストッパ部高
さＨの間隔を有していることにより、電気的に絶縁され
ており、該第２の電子回路基板２の面上における高密度
設計に対応している。
子回路基板２に実装した場合、該第２の電子回路基板２
に成型された挿入孔４の近傍に形成された第２基板の導
体パターン１２と、ストッパ部付フレームリード１６と
が、該ストッパ部付フレームリード１６のストッパ部高
さＨの間隔を有していることにより、電気的に絶縁され
ており、該第２の電子回路基板２の面上における高密度
設計に対応している。
また、前記ストッパ部付フレームリード１６と異なるフ
レームリードを使用して、第１の電子回路基板ｌを、第
２の電子回路基板２に実装する他の従来例を、第４図（
ａｌ、 （ｂ）並びに第５図を参照しながら説明する
。
レームリードを使用して、第１の電子回路基板ｌを、第
２の電子回路基板２に実装する他の従来例を、第４図（
ａｌ、 （ｂ）並びに第５図を参照しながら説明する
。
なお、先の従来例と同一の部分には、同一符号を付する
ことにより説明を省略する。
ことにより説明を省略する。
良導体よりなるフレームリード３は、一方が折曲される
ことにより、嵌着部３ａが形成される。
ことにより、嵌着部３ａが形成される。
該フレームリード３の嵌着部３ａは、第１の電子回路基
板１に嵌装されて、第１基板の半田７により半田固定さ
れている。
板１に嵌装されて、第１基板の半田７により半田固定さ
れている。
該フレームリード３の他方は、第２の電子回路基板２に
貫通形成された挿入孔４に挿通され、第２基板の半田８
により半田付されている。
貫通形成された挿入孔４に挿通され、第２基板の半田８
により半田付されている。
この際、フレームリード３が、該挿入孔４の直径より幅
広なるストッパ部を有しておらず、第２の電子回路基板
２の上面に、嵌着部３ａの底部が当接するまで、該フレ
ームリード３を挿通することができる。
広なるストッパ部を有しておらず、第２の電子回路基板
２の上面に、嵌着部３ａの底部が当接するまで、該フレ
ームリード３を挿通することができる。
しかし、該フレームリード３の嵌着部３ａと、該第２の
電子回路基板２の挿入孔４の近傍に形成された第２基板
の導体パターン１２とが接触して電気的に短絡を起こす
恐れがある。
電子回路基板２の挿入孔４の近傍に形成された第２基板
の導体パターン１２とが接触して電気的に短絡を起こす
恐れがある。
このため、第５図に示すように、第２の電子回路基板２
に形成された第２基板の導体パターン１２の、殊に挿入
孔４の近傍部に、絶縁テープｌＯを添付することにより
、嵌着部３ａと第２基板の導体パターン１２との電気的
絶縁を行っている。
に形成された第２基板の導体パターン１２の、殊に挿入
孔４の近傍部に、絶縁テープｌＯを添付することにより
、嵌着部３ａと第２基板の導体パターン１２との電気的
絶縁を行っている。
また、前記絶縁テープ１０の代わりに、非結化ガラスを
ペースト状に混練した非結晶化ガラスを厚膜スクリーン
印刷焼成法により、第２基板の導体パターン１２に被覆
するか、或いはシルク印刷法により、ソルダレジストを
第２基板の導体パターン１２に被覆することによりフレ
ームリード３と電気的に絶縁する方法が採られることも
ある。
ペースト状に混練した非結晶化ガラスを厚膜スクリーン
印刷焼成法により、第２基板の導体パターン１２に被覆
するか、或いはシルク印刷法により、ソルダレジストを
第２基板の導体パターン１２に被覆することによりフレ
ームリード３と電気的に絶縁する方法が採られることも
ある。
（発明が解決しようとする課題）
しかしながら、上記従来の電子回路基板の実装方法によ
れば、第１の電子回路基板１を第２の電子回路基板２に
実装する際に、ストッパ部１６ｃを有するストッパ部付
フレームリード１６を使用して、該ストッパ部付フレー
ムリード１６と、第２の電子回路基板２の挿入孔４の近
傍に形成された第２基板の導体パターン１２との電気的
短絡を防止しているため、前記ストッパ部１６ｃのスト
ッパ部高さＨだけ第１の電子回路基板１の実装高さが高
くなるという問題点があった。
れば、第１の電子回路基板１を第２の電子回路基板２に
実装する際に、ストッパ部１６ｃを有するストッパ部付
フレームリード１６を使用して、該ストッパ部付フレー
ムリード１６と、第２の電子回路基板２の挿入孔４の近
傍に形成された第２基板の導体パターン１２との電気的
短絡を防止しているため、前記ストッパ部１６ｃのスト
ッパ部高さＨだけ第１の電子回路基板１の実装高さが高
くなるという問題点があった。
また、第１の電子回路基板ｌの実装高さを抑えるために
、ストッパ部のないフレームリード３を使用した場合、
該フレームリード３と、第２の電子回路基板２の挿入孔
４近傍に形成された第２基板の導体パターン１２とを電
気的に絶縁するために、該第２基板の導体パターン１２
に絶縁保護用の絶縁テープｌＯを添付しなければならな
いという問題点があった。
、ストッパ部のないフレームリード３を使用した場合、
該フレームリード３と、第２の電子回路基板２の挿入孔
４近傍に形成された第２基板の導体パターン１２とを電
気的に絶縁するために、該第２基板の導体パターン１２
に絶縁保護用の絶縁テープｌＯを添付しなければならな
いという問題点があった。
さらに、第２の電子回路基板２の挿入孔４近傍に形成さ
れた第２基板の導体パターン１２に、非結晶ガラスまた
は、ソルダレジスト等の絶縁部材を形成しても、該非結
晶ガラス並びにソルダレジストの電気的絶縁耐力等が十
分とはいえず、フレームリード３と、該第２基板の導体
パターン１２とが電気的短絡を起こす恐れがあるという
問題点があった。
れた第２基板の導体パターン１２に、非結晶ガラスまた
は、ソルダレジスト等の絶縁部材を形成しても、該非結
晶ガラス並びにソルダレジストの電気的絶縁耐力等が十
分とはいえず、フレームリード３と、該第２基板の導体
パターン１２とが電気的短絡を起こす恐れがあるという
問題点があった。
本発明は、上記事情に鑑みてなされたものであり、第１
の電子回路基板を第２の電子回路基板に実装する際のフ
レームリードのストッパ部高さをな（するとともに、該
フレームリードが挿通される挿入孔の近傍に形成された
第２基板の導体パターンを、電気的絶縁耐力の十分な絶
縁保護部材を使用して被覆することにより、該フレーム
リードと第′２基板の導体パターンとの電気的絶縁を行
った電子回路基板の実装方法を提供するものである。
の電子回路基板を第２の電子回路基板に実装する際のフ
レームリードのストッパ部高さをな（するとともに、該
フレームリードが挿通される挿入孔の近傍に形成された
第２基板の導体パターンを、電気的絶縁耐力の十分な絶
縁保護部材を使用して被覆することにより、該フレーム
リードと第′２基板の導体パターンとの電気的絶縁を行
った電子回路基板の実装方法を提供するものである。
（課題を解決するための手段）
上記目的を達成するために、この発明は、少なに電子部
品が実装された第１の電子回路基板のフレームリードを
、第２の電子回路基板に形成された挿入孔に挿通するこ
とにより、該第１の電子回路基板を第２の電子回路基板
に実装する電子回路基板の実装方法において、前記第１
の電子回路基板のリードフレームが挿通される第２の電
子回路基板の挿入孔近傍に形成された導体パターンに、
該リードフレームと導体パターンとの絶縁を行う絶縁部
材を被覆し、該第１の電子回路基板のリードフレームを
第２の電子回路基板の挿入孔に挿通することにより、前
記第１の電子回路基板を第２の電子回路基板に実装する
ことにより、上記目的を達成するものである。
品が実装された第１の電子回路基板のフレームリードを
、第２の電子回路基板に形成された挿入孔に挿通するこ
とにより、該第１の電子回路基板を第２の電子回路基板
に実装する電子回路基板の実装方法において、前記第１
の電子回路基板のリードフレームが挿通される第２の電
子回路基板の挿入孔近傍に形成された導体パターンに、
該リードフレームと導体パターンとの絶縁を行う絶縁部
材を被覆し、該第１の電子回路基板のリードフレームを
第２の電子回路基板の挿入孔に挿通することにより、前
記第１の電子回路基板を第２の電子回路基板に実装する
ことにより、上記目的を達成するものである。
また、本発明は、前記第１の電子回路基板に嵌装された
リードフレームに対して、第２の電子回路基板の挿入孔
近傍に形成された導体パターンを絶縁する絶縁部材に、
高融点系の結晶化ガラスペーストを使用したことにより
、上記目的を達成するものである。
リードフレームに対して、第２の電子回路基板の挿入孔
近傍に形成された導体パターンを絶縁する絶縁部材に、
高融点系の結晶化ガラスペーストを使用したことにより
、上記目的を達成するものである。
くとも一つのフレームリードが嵌装されるととも（作用
） 本発明においては、第１の電子回路基板を第２の電子回
路基板に実装する際に使用するフレームリードが、第２
の電子回路基板に形成された挿入孔の直径よりも幅広な
るストッパ部を有しておらず、第１の電子回路基板に嵌
装されたフレームリードの嵌着部まで、該フレームリー
ドを挿入孔に挿通可能となっており、第１の電子回路基
板の実装高さを最も低背にすることができるとともに、
該挿入孔の近傍に形成された第２基板の導体パターンを
、電気的絶縁耐力に優れ、且つ化学的に安定した結晶化
ガラスをペースト状に混線した絶縁保護用結晶化ガラス
にて被覆しているため、該第２基板の導体パターンを、
前記フレームリードより電気的に絶縁することができる
。
） 本発明においては、第１の電子回路基板を第２の電子回
路基板に実装する際に使用するフレームリードが、第２
の電子回路基板に形成された挿入孔の直径よりも幅広な
るストッパ部を有しておらず、第１の電子回路基板に嵌
装されたフレームリードの嵌着部まで、該フレームリー
ドを挿入孔に挿通可能となっており、第１の電子回路基
板の実装高さを最も低背にすることができるとともに、
該挿入孔の近傍に形成された第２基板の導体パターンを
、電気的絶縁耐力に優れ、且つ化学的に安定した結晶化
ガラスをペースト状に混線した絶縁保護用結晶化ガラス
にて被覆しているため、該第２基板の導体パターンを、
前記フレームリードより電気的に絶縁することができる
。
（実施例〉
本発明の実施例を、図面に基いて詳細に説明する。
第１図は本発明に係わる電子回路基板の実装方法の実施
例を示す要部拡大断面図、第２図（ａ）〜（ｃ）は絶縁
保護用結晶化ガラスの形成手順を示す一部平面図が示さ
れている。
例を示す要部拡大断面図、第２図（ａ）〜（ｃ）は絶縁
保護用結晶化ガラスの形成手順を示す一部平面図が示さ
れている。
第２図（ａ）に示すように、アルミナ等の材質を有する
第２の電子回路基板２２には、同一ピッチ且つ一列をな
して挿入孔２４が貫通形成されている。
第２の電子回路基板２２には、同一ピッチ且つ一列をな
して挿入孔２４が貫通形成されている。
該第２の電子回路基板２２の挿入孔２４の近傍には、電
子機器の小型化に伴って高密度パターン化した第２基板
の導体パターン３２が、例えばＡｇ／Ｐｄ（銀パラジウ
ム）ペーストを、厚膜スクリーン印刷し、１５０℃、１
０分乾燥し、８５０℃、１０分焼成することにより形成
されている。
子機器の小型化に伴って高密度パターン化した第２基板
の導体パターン３２が、例えばＡｇ／Ｐｄ（銀パラジウ
ム）ペーストを、厚膜スクリーン印刷し、１５０℃、１
０分乾燥し、８５０℃、１０分焼成することにより形成
されている。
次に、第２図（ｂ）に示すように、挿入孔２４の近傍の
第２基板の導体パターン３２を被覆するように、絶縁保
護用結晶化ガラス３０が、例えば、はうけい酸鉛ガラス
等の高融点系の結晶化ガラス（結晶化ガラス９０％、非
結晶化ガラス１０％）ペーストを厚膜スクリーン印刷し
、１５０℃、１０分乾燥し、８５０℃、１０分焼成する
ことにより形成されていさらに、第２図（Ｃ）に示すよ
うに、挿入孔２４を除く第２の電子回路基板２２の上面
には、保護ガラス３５が、例えば非結晶化ガラスペース
トを厚膜スクリーン印刷し、１５０℃、１０分乾燥し、
５３０℃、３分焼成することにより形成されている。
第２基板の導体パターン３２を被覆するように、絶縁保
護用結晶化ガラス３０が、例えば、はうけい酸鉛ガラス
等の高融点系の結晶化ガラス（結晶化ガラス９０％、非
結晶化ガラス１０％）ペーストを厚膜スクリーン印刷し
、１５０℃、１０分乾燥し、８５０℃、１０分焼成する
ことにより形成されていさらに、第２図（Ｃ）に示すよ
うに、挿入孔２４を除く第２の電子回路基板２２の上面
には、保護ガラス３５が、例えば非結晶化ガラスペース
トを厚膜スクリーン印刷し、１５０℃、１０分乾燥し、
５３０℃、３分焼成することにより形成されている。
前記第２の電子回路基板２２の反対面には、上面と同様
の厚膜スクリーン印刷焼成法を繰返すことにより、第２
基板の電極ランド２６、厚膜抵抗（図示省略）等が形成
されている。
の厚膜スクリーン印刷焼成法を繰返すことにより、第２
基板の電極ランド２６、厚膜抵抗（図示省略）等が形成
されている。
さらに、前記第２の電子回路基板２２には、図示しない
部品搭載ランドが形成され、該部品搭載ランドに受動及
び能動等の電子部品（図示省略）が実装されている。
部品搭載ランドが形成され、該部品搭載ランドに受動及
び能動等の電子部品（図示省略）が実装されている。
一方、第１図に示すように、アルミナ等の材質を有する
第１の電子回路基板２１には、厚膜スクリーン印刷焼成
法等を繰返すことにより、第１基板の電極ランド２５、
第１基板の導体パターン３１及び厚膜抵抗（図示省略）
等が形成されている。
第１の電子回路基板２１には、厚膜スクリーン印刷焼成
法等を繰返すことにより、第１基板の電極ランド２５、
第１基板の導体パターン３１及び厚膜抵抗（図示省略）
等が形成されている。
該第１の電子回路基板２１に形成された部品搭載ランド
（図示省略）には、受動及び能動等の電子部品（図示省
略）が半田実装されている。
（図示省略）には、受動及び能動等の電子部品（図示省
略）が半田実装されている。
また、良導体よりなるフレームリード２３は、一方が折
曲されて嵌着部２３ａが形成されている。
曲されて嵌着部２３ａが形成されている。
該フレームリード２３の嵌着部２３ａは、第１の電子回
路基板２１の第１基板の電極ランド２５に嵌装されて、
第１基板の半田２７により半田固定されている。
路基板２１の第１基板の電極ランド２５に嵌装されて、
第１基板の半田２７により半田固定されている。
該フレームリード２３の他方は、前記挿入孔２４に、嵌
着部２３ａの底部と、前記保護ガラス３５とが当接する
まで挿通され、第２基板の半田２８により、第２の電子
回路基板２２に形成された第２基板の電極ランド２６に
半田付されている。
着部２３ａの底部と、前記保護ガラス３５とが当接する
まで挿通され、第２基板の半田２８により、第２の電子
回路基板２２に形成された第２基板の電極ランド２６に
半田付されている。
しかる後、フレームリード２３は、第２基板の半田２８
により半田固定された半田付部２３ｂを残して、先方部
が切断除去されている。
により半田固定された半田付部２３ｂを残して、先方部
が切断除去されている。
上記のようにして、第１の電子回路基板２１が、第２の
電子回路基板２２に実装されている。
電子回路基板２２に実装されている。
この際、フレームリード２３が、該挿入孔２４の直径よ
り幅広なるストッパ部を有しておらず、第２の電子回路
基板２２の上面に形成された保護ガラス３５に、該嵌着
部２３ａが当接するまで、該フレームリード２３が挿通
されており、従って第１の電子回路基板２１の実装高さ
を最も低背にすることができる。
り幅広なるストッパ部を有しておらず、第２の電子回路
基板２２の上面に形成された保護ガラス３５に、該嵌着
部２３ａが当接するまで、該フレームリード２３が挿通
されており、従って第１の電子回路基板２１の実装高さ
を最も低背にすることができる。
また、第２の電子回路基板２２の挿入孔２４近傍の第２
基板の導体パターン３２上に絶縁保護用結晶化ガラス３
０が形成されているため、該第２の電子回路基板２２に
実装された第１の電子回路基板２１に嵌装されたフレー
ムリード２３より、前記第２基板の導体パターン３２の
電気的絶縁保護を十分に行うことができる。
基板の導体パターン３２上に絶縁保護用結晶化ガラス３
０が形成されているため、該第２の電子回路基板２２に
実装された第１の電子回路基板２１に嵌装されたフレー
ムリード２３より、前記第２基板の導体パターン３２の
電気的絶縁保護を十分に行うことができる。
（発明の効果）
本発明に係わる電子回路基板の実装方法は、上記のよう
に構成されているため、以下に記載するような効果を有
する。
に構成されているため、以下に記載するような効果を有
する。
（Ａｌ第１の電子回路基板に嵌装されたフレームリード
が、第２の電子回路基板に形成された挿入孔の直径より
幅広なるストッパ部を有していないため、該第１の電子
回路基板を第２の電子回路基板に実装する実装高さを最
も低背にすることができ、電子回路機器の小型化に寄与
することができるという優れた効果を有する。
が、第２の電子回路基板に形成された挿入孔の直径より
幅広なるストッパ部を有していないため、該第１の電子
回路基板を第２の電子回路基板に実装する実装高さを最
も低背にすることができ、電子回路機器の小型化に寄与
することができるという優れた効果を有する。
（Ｂ）また、第２の電子回路基板の挿入孔近傍に形成さ
れた第２基板の導体パターンを被覆するように、絶縁保
護用結晶化ガラスが形成されているため、該第２基板の
導体パターンと、第１の電子回路基板に嵌装されたフレ
ームリードとが、電気的に短絡することがなくなるため
、信頼性の高い電子機器を供給することができるという
優れた効果を有する。
れた第２基板の導体パターンを被覆するように、絶縁保
護用結晶化ガラスが形成されているため、該第２基板の
導体パターンと、第１の電子回路基板に嵌装されたフレ
ームリードとが、電気的に短絡することがなくなるため
、信頼性の高い電子機器を供給することができるという
優れた効果を有する。
（Ｃ１さらに、第２基板の導体パターンを、フレームリ
ードより電気的に保護する絶縁保護用結晶化ガラスを厚
膜スクリーン印刷焼成法により形成しているため、絶縁
テープ等を該第２基板の導体パターンに添付するという
煩雑な作業を削除することができ、電子回路の組立を容
易ならしめるという優れた効果を有する６
ードより電気的に保護する絶縁保護用結晶化ガラスを厚
膜スクリーン印刷焼成法により形成しているため、絶縁
テープ等を該第２基板の導体パターンに添付するという
煩雑な作業を削除することができ、電子回路の組立を容
易ならしめるという優れた効果を有する６
第１図は本発明に係わる電子回路基板の実装方法の実施
例を示す要部拡大断面図、 第２図（ａ）〜（ｃ）は絶縁保護用結晶化ガラスの形成
手順を示す一部平面図、 第３図（ａ）、 （ｂ）は従来の電子回路基板の実装
方法を示す側面図、 第４図（ａ）、 （ｂ）は他の従来の電子回路基板の
実装方法を示す側面図、 第５図は他の従来の電子回路基板の実装方法を示す要部
拡大側面図である４ ２１・・・第１の電子回路基板、 ２２・・・第２の電子回路基板、 ２３・・・フレームリード、 ２４・・・挿入孔、３０・・・保護ガラス、３０・・・
絶縁保護用結晶化ガラス。
例を示す要部拡大断面図、 第２図（ａ）〜（ｃ）は絶縁保護用結晶化ガラスの形成
手順を示す一部平面図、 第３図（ａ）、 （ｂ）は従来の電子回路基板の実装
方法を示す側面図、 第４図（ａ）、 （ｂ）は他の従来の電子回路基板の
実装方法を示す側面図、 第５図は他の従来の電子回路基板の実装方法を示す要部
拡大側面図である４ ２１・・・第１の電子回路基板、 ２２・・・第２の電子回路基板、 ２３・・・フレームリード、 ２４・・・挿入孔、３０・・・保護ガラス、３０・・・
絶縁保護用結晶化ガラス。
Claims (2)
- （１）少なくとも一つのフレームリードが嵌装されると
ともに電子部品が実装された第１の電子回路基板のフレ
ームリードを、第２の電子回路基板に形成された挿入孔
に挿通することにより、該第１の電子回路基板を第２の
電子回路基板に実装する電子回路基板の実装方法におい
て、前記第１の電子回路基板のリードフレームが挿通さ
れる第２の電子回路基板の挿入孔近傍に形成された導体
パターンに、該リードフレームと導体パターンとの絶縁
を行う絶縁部材を被覆し、該第１の電子回路基板のリー
ドフレームを第２の電子回路基板の挿入孔に挿通するこ
とにより、前記第１の電子回路基板を第２の電子回路基
板に実装することを特徴とする電子回路基板の実装方法
。 - （２）前記第１の電子回路基板に嵌装されたリードフレ
ームに対して、第２の電子回路基板の挿入孔近傍に形成
された導体パターンを絶縁する絶縁部材に、高融点系の
結晶化ガラスペーストを使用したことを特徴とする請求
項１記載の電子回路基板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14023890A JPH0433390A (ja) | 1990-05-30 | 1990-05-30 | 電子回路基板の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14023890A JPH0433390A (ja) | 1990-05-30 | 1990-05-30 | 電子回路基板の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433390A true JPH0433390A (ja) | 1992-02-04 |
Family
ID=15264124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14023890A Pending JPH0433390A (ja) | 1990-05-30 | 1990-05-30 | 電子回路基板の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433390A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110321A (ja) * | 2000-09-29 | 2002-04-12 | Kyocera Corp | セラミックヒーターとこれを用いたウエハ加熱装置 |
-
1990
- 1990-05-30 JP JP14023890A patent/JPH0433390A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110321A (ja) * | 2000-09-29 | 2002-04-12 | Kyocera Corp | セラミックヒーターとこれを用いたウエハ加熱装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353508B2 (ja) | プリント配線板とこれを用いた電子装置 | |
| KR910004957B1 (ko) | 고주파 회로장치 | |
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JPH0433390A (ja) | 電子回路基板の実装方法 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPS5915064Y2 (ja) | 貫通形コンデンサ | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JPH02260592A (ja) | 回路基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| KR900009645Y1 (ko) | 프린트 배선기판 | |
| JPH02102594A (ja) | 混成集積回路基板 | |
| JP3092973U (ja) | 面実装型電子回路ユニット | |
| JPH1187170A (ja) | フィルタ基板 | |
| JPH0537111A (ja) | ハイブリツドｉｃの実装構造 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
| JPH1140911A (ja) | プリント基板 | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS61144049A (ja) | 混成集積回路用基板 | |
| JPS61160923A (ja) | ヒユ−ズ付き固体電解コンデンサ |