JPH04335565A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH04335565A JPH04335565A JP3135632A JP13563291A JPH04335565A JP H04335565 A JPH04335565 A JP H04335565A JP 3135632 A JP3135632 A JP 3135632A JP 13563291 A JP13563291 A JP 13563291A JP H04335565 A JPH04335565 A JP H04335565A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- resistors
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電圧検出回路に係り、特
に電源間に接続された２本の抵抗により電圧を発生し、
その電圧をバンドギャップ型定電流回路により検出、出
力するようにした電圧検出回路に関する。
に電源間に接続された２本の抵抗により電圧を発生し、
その電圧をバンドギャップ型定電流回路により検出、出
力するようにした電圧検出回路に関する。
【０００２】
【従来の技術】図４は基本的な従来の電圧検出回路を示
している。この回路において、電源間に接続された２本
の分割抵抗Ｒ１とＲ２により判定電圧の基準となるＶａ
を発生し、該基準電圧Ｖａと分割抵抗Ｒ１とＲ２の中点
にベースが接続されたトランジスタＱ１のエミッタと接
地間に接続された抵抗Ｒ４とにより発生した電流Ｉａ（
トランジスタＱ１のコレクタ電流） と、トランジス
タＱ１〜Ｑ４及び抵抗Ｒ３にて回路構成されたバンドギ
ャップ型定電流回路より発生する定電流Ｉｂ（ トラン
ジスタＱ３のコレクタ電流） との比較を行い、トラン
ジスタＱ５のベースより電流が流れることによりトラン
ジスタＱ５がオンし、Ｑ６を介して出力する回路構成と
なっている。
している。この回路において、電源間に接続された２本
の分割抵抗Ｒ１とＲ２により判定電圧の基準となるＶａ
を発生し、該基準電圧Ｖａと分割抵抗Ｒ１とＲ２の中点
にベースが接続されたトランジスタＱ１のエミッタと接
地間に接続された抵抗Ｒ４とにより発生した電流Ｉａ（
トランジスタＱ１のコレクタ電流） と、トランジス
タＱ１〜Ｑ４及び抵抗Ｒ３にて回路構成されたバンドギ
ャップ型定電流回路より発生する定電流Ｉｂ（ トラン
ジスタＱ３のコレクタ電流） との比較を行い、トラン
ジスタＱ５のベースより電流が流れることによりトラン
ジスタＱ５がオンし、Ｑ６を介して出力する回路構成と
なっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような回路構成では、電源電圧Ｖｃｃ の高いとき、ト
ランジスタＱ５がオン状態になり、回路電流が増大する
という欠点がある。
ような回路構成では、電源電圧Ｖｃｃ の高いとき、ト
ランジスタＱ５がオン状態になり、回路電流が増大する
という欠点がある。
【０００４】電源電圧Ｖｃｃ と回路電流の関係を次式
に示す。なお前記分割抵抗Ｒ１、Ｒ２及びバンドギャッ
プ型定電流回路による回路電流はＲ１〜Ｒ４の各抵抗値
により決定され、本発明との相違点もないので、従来回
路との違いでもあるトランジスタＱ５についてのみ計算
する。
に示す。なお前記分割抵抗Ｒ１、Ｒ２及びバンドギャッ
プ型定電流回路による回路電流はＲ１〜Ｒ４の各抵抗値
により決定され、本発明との相違点もないので、従来回
路との違いでもあるトランジスタＱ５についてのみ計算
する。
【０００５】〔Ｖｃｃ／（Ｒ１ ＋Ｒ２） ×Ｒ２−Ｖ
ＢＥ〕×１／Ｒ４＝Ｉａ（Ｋ ×Ｔ／ｑ）× ｌｎＮ×
１ ／ Ｒ３＝ＩｂＩａ −Ｉｂ＝Ｑ５ＩＢ Ｑ５ＩＢ × ｈ ｆｅ ＝Ｑ５ＩＣ
ＢＥ〕×１／Ｒ４＝Ｉａ（Ｋ ×Ｔ／ｑ）× ｌｎＮ×
１ ／ Ｒ３＝ＩｂＩａ −Ｉｂ＝Ｑ５ＩＢ Ｑ５ＩＢ × ｈ ｆｅ ＝Ｑ５ＩＣ
【０００６】ここで、ＶＢＥ はトランジスタＱ１のベ
ース・エミッタ間電圧、Ｋ はボルツマン定数、Ｔ は
絶対温度、ｑ は電子の電荷、Ｎ はトランジスタＱ１
に対するＱ２のエミッタサイズ、ＩａはトランジスタＱ
１のコレクタ電流、ＩｂはトランジスタＱ３のコレクタ
電流、Ｑ５ＩＢはＱ５のベース電流である。Ｑ５ＩＣは
コレクタ電流を表し、ｌｎは自然対数記号である。トラ
ンジスタＱ５のエミッタは電源に接続されているため、
コレクタ電流Ｑ５ＩＣはそのまま回路電流として加算さ
れる。
ース・エミッタ間電圧、Ｋ はボルツマン定数、Ｔ は
絶対温度、ｑ は電子の電荷、Ｎ はトランジスタＱ１
に対するＱ２のエミッタサイズ、ＩａはトランジスタＱ
１のコレクタ電流、ＩｂはトランジスタＱ３のコレクタ
電流、Ｑ５ＩＢはＱ５のベース電流である。Ｑ５ＩＣは
コレクタ電流を表し、ｌｎは自然対数記号である。トラ
ンジスタＱ５のエミッタは電源に接続されているため、
コレクタ電流Ｑ５ＩＣはそのまま回路電流として加算さ
れる。
【０００７】すなわち、以上の式から判るように、電源
電圧Ｖｃｃが高くなると、トランジスタＱ１のコレクタ
電流Ｉａは増加し、またトランジスタＱ３のコレクタ電
流Ｉｂは一定であるため、トランジスタＱ５のベース及
びコレクタの各電流が増加する。従って、回路電流は電
源電圧に比例して増大するという欠点がある。
電圧Ｖｃｃが高くなると、トランジスタＱ１のコレクタ
電流Ｉａは増加し、またトランジスタＱ３のコレクタ電
流Ｉｂは一定であるため、トランジスタＱ５のベース及
びコレクタの各電流が増加する。従って、回路電流は電
源電圧に比例して増大するという欠点がある。
【０００８】本発明は上記事情に鑑みて創案されたもの
で、トランジスタＱ１が飽和した場合に発生する電流を
、出力トランジスタＱ６のベース電流として使用するこ
とにより回路電流を低減できるようにした新規な回路構
成を提供することを目的としている。
で、トランジスタＱ１が飽和した場合に発生する電流を
、出力トランジスタＱ６のベース電流として使用するこ
とにより回路電流を低減できるようにした新規な回路構
成を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明に係る電圧検出回
路は、電源間に接続された２本の抵抗の中点にそれぞれ
のベースが接続された第１のトランジスタと、そのＮ倍
のエミッタ面積を有する第２のトランジスタと、その各
エミッタ間に接続された抵抗によって構成されるバンド
ギャップ型定電流回路において、該バンドギャップ型定
電流回路より発生する電流と、前記第１のトランジスタ
のエミッタと接地間に接続された抵抗により発生する電
流との比較を行い、第１のトランジスタが飽和したこと
を検出し、出力する電圧検出回路において、動作時にお
ける回路電流を最小限に抑えたことを特徴としている。
路は、電源間に接続された２本の抵抗の中点にそれぞれ
のベースが接続された第１のトランジスタと、そのＮ倍
のエミッタ面積を有する第２のトランジスタと、その各
エミッタ間に接続された抵抗によって構成されるバンド
ギャップ型定電流回路において、該バンドギャップ型定
電流回路より発生する電流と、前記第１のトランジスタ
のエミッタと接地間に接続された抵抗により発生する電
流との比較を行い、第１のトランジスタが飽和したこと
を検出し、出力する電圧検出回路において、動作時にお
ける回路電流を最小限に抑えたことを特徴としている。
【００１０】
【実施例】以下、図面を参照して本発明に係る実施例を
説明する。図１は本発明の回路構成図、図２は飽和検出
用端子を有するトランジスタＱ１の電極構成を示す平面
図、図３は図２の切断面線Ａから見た断面図である。
説明する。図１は本発明の回路構成図、図２は飽和検出
用端子を有するトランジスタＱ１の電極構成を示す平面
図、図３は図２の切断面線Ａから見た断面図である。
【００１１】図１において、Ｑ１とＱ２とＱ６はＮＰＮ
トランジスタ、Ｑ３とＱ４はＰＮＰ トランジスタ、
Ｒ１〜Ｒ４は抵抗、Ｖｃｃ は電源、ＧＮＤ は接地を
それぞれ示している。抵抗Ｒ１とＲ２により発生する基
準電圧ＶａとトランジスタＱ１〜Ｑ４、抵抗Ｒ３、Ｒ４
により構成されるバンドギャップ型定電流回路はどちら
も従来と同一の回路構成であるが、トランジスタＱ１の
構造上の違いにより、従来回路のＰＮＰ トランジスタ
Ｑ５及び抵抗Ｒ５を削除している。
トランジスタ、Ｑ３とＱ４はＰＮＰ トランジスタ、
Ｒ１〜Ｒ４は抵抗、Ｖｃｃ は電源、ＧＮＤ は接地を
それぞれ示している。抵抗Ｒ１とＲ２により発生する基
準電圧ＶａとトランジスタＱ１〜Ｑ４、抵抗Ｒ３、Ｒ４
により構成されるバンドギャップ型定電流回路はどちら
も従来と同一の回路構成であるが、トランジスタＱ１の
構造上の違いにより、従来回路のＰＮＰ トランジスタ
Ｑ５及び抵抗Ｒ５を削除している。
【００１２】つぎに本発明の実施例の動作について説明
する。抵抗Ｒ１とＲ２により発生した基準電圧Ｖａを元
にトランジスタＱ１のコレクタ電流Ｉａとトランジスタ
Ｑ３のコレクタ電流Ｉｂの比較を行い出力する回路動作
は、前記従来の技術において説明した通りである。
する。抵抗Ｒ１とＲ２により発生した基準電圧Ｖａを元
にトランジスタＱ１のコレクタ電流Ｉａとトランジスタ
Ｑ３のコレクタ電流Ｉｂの比較を行い出力する回路動作
は、前記従来の技術において説明した通りである。
【００１３】図２において、トランジスタＱ１はＮＰＮ
トランジスタの周囲をＰ 拡散層４ で取り囲んで飽
和検出用端子を形成し、該端子を介してトランジスタＱ
６のベースへと接続される。このトランジスタＱ１は図
３に示すように、シリコン半導体基板５ にＮ＋埋込層
６ を構成し、このＮ＋埋込層６ 上にＮ層７ を成長
させ、Ｎ層７ をＰ＋分離層８ 及び９ によって分離
し、その後ベース拡散によってＰ層１０を形成するとと
もに、エミッタ拡散によってＮ層１１を形成し、シリコ
ン酸化膜１２を全面に形成したあと、前記シリコン酸化
膜１２をパターニングしてＰ層１０にベース用配線端子
１４、飽和検出用端子１６、を個別に蒸着し、またＮ層
１１にコレクタ用配線端子１３、エミッタ配線用端子１
５を蒸着して構成されるものである。
トランジスタの周囲をＰ 拡散層４ で取り囲んで飽
和検出用端子を形成し、該端子を介してトランジスタＱ
６のベースへと接続される。このトランジスタＱ１は図
３に示すように、シリコン半導体基板５ にＮ＋埋込層
６ を構成し、このＮ＋埋込層６ 上にＮ層７ を成長
させ、Ｎ層７ をＰ＋分離層８ 及び９ によって分離
し、その後ベース拡散によってＰ層１０を形成するとと
もに、エミッタ拡散によってＮ層１１を形成し、シリコ
ン酸化膜１２を全面に形成したあと、前記シリコン酸化
膜１２をパターニングしてＰ層１０にベース用配線端子
１４、飽和検出用端子１６、を個別に蒸着し、またＮ層
１１にコレクタ用配線端子１３、エミッタ配線用端子１
５を蒸着して構成されるものである。
【００１４】ここで、コレクタが飽和に達したとき、ホ
ールの一部はＮ拡散層領域にて電子と再結合されるもの
の残余のホールは、飽和検出用Ｐ拡散に到達して電流が
流れる。これによってトランジスタＱ１の飽和が飽和検
出用端子より流れる電流により検出することができる。 以上、トランジスタＱ１の飽和時に流れる電流を、トラ
ンジスタＱ６のベース電流として使用することにより高
電源電圧における動作時の回路電流を最小限に抑えるこ
とが可能となる。
ールの一部はＮ拡散層領域にて電子と再結合されるもの
の残余のホールは、飽和検出用Ｐ拡散に到達して電流が
流れる。これによってトランジスタＱ１の飽和が飽和検
出用端子より流れる電流により検出することができる。 以上、トランジスタＱ１の飽和時に流れる電流を、トラ
ンジスタＱ６のベース電流として使用することにより高
電源電圧における動作時の回路電流を最小限に抑えるこ
とが可能となる。
【００１５】
【発明の効果】以上説明したように、本発明においては
電源電圧による回路電流の増加を最小限に抑えた電圧検
出回路の構成が可能となる。
電源電圧による回路電流の増加を最小限に抑えた電圧検
出回路の構成が可能となる。
【図１】本発明に係る回路構成図である。
【図２】本発明に係る図面であって、飽和検出用端子を
有するトランジスタＱ１の電極構成を示す平面図である
。
有するトランジスタＱ１の電極構成を示す平面図である
。
【図３】本発明に係る図面であって、図２の切断面線Ａ
から見た断面図である。
から見た断面図である。
【図４】従来技術に係る回路構成図である。
５ シリコン半導体基板
６ Ｎ＋埋込層
７ Ｎ層
８ Ｐ＋分離層
９ Ｐ＋分離層
１０ Ｐ層
１１ Ｎ層
１２ シリコン酸化膜
１３ コレクタ配線用端子
１４ ベース用配線用端子
１５ エミッタ配線用端子
１６ 飽和検出用端子
Claims (1)
- 【請求項１】 電源間に接続された２本の抵抗の中点
にそれぞれのベースが接続された第１のトランジスタと
、そのＮ倍のエミッタ面積を有する第２のトランジスタ
と、その各エミッタ間に接続された抵抗によって構成さ
れるバンドギャップ型定電流回路において、該バンドギ
ャップ型定電流回路より発生する電流と、前記第１のト
ランジスタのエミッタと接地間に接続された抵抗により
発生する電流との比較を行い、第１のトランジスタが飽
和したことを検出し、出力する電圧検出回路において、
動作時における回路電流を最小限に抑えたことを特徴と
する電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3135632A JPH04335565A (ja) | 1991-05-10 | 1991-05-10 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3135632A JPH04335565A (ja) | 1991-05-10 | 1991-05-10 | 電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04335565A true JPH04335565A (ja) | 1992-11-24 |
Family
ID=15156348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3135632A Pending JPH04335565A (ja) | 1991-05-10 | 1991-05-10 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04335565A (ja) |
-
1991
- 1991-05-10 JP JP3135632A patent/JPH04335565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100504324C (zh) | 半导体器件、温度传感器和包括该温度传感器的电子设备 | |
| JPH04335565A (ja) | 電圧検出回路 | |
| JP3173015B2 (ja) | Ｉｃ内の電子回路 | |
| JP2006065439A (ja) | バンドギャップ型基準電圧発生回路 | |
| JP3331523B2 (ja) | カレントミラー回路 | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JPH04290B2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JP4209072B2 (ja) | 全波整流回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPH05297966A (ja) | 定電流源回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JP2006033523A (ja) | カレントミラー回路 | |
| JPS6223605A (ja) | バイポ−ラ型集積回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPH0590848A (ja) | 半導体集積回路の中のカレントミラー回路 | |
| JPH10228326A (ja) | 定電圧出力回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPH05315869A (ja) | 半導体集積回路装置 | |
| JPH0677783A (ja) | ヒステリシスアンプ | |
| JPH02215211A (ja) | 電流レベル検出回路 | |
| JPH0629756A (ja) | 増幅回路 |