JPH02215211A - 電流レベル検出回路 - Google Patents
電流レベル検出回路Info
- Publication number
- JPH02215211A JPH02215211A JP1036481A JP3648189A JPH02215211A JP H02215211 A JPH02215211 A JP H02215211A JP 1036481 A JP1036481 A JP 1036481A JP 3648189 A JP3648189 A JP 3648189A JP H02215211 A JPH02215211 A JP H02215211A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- transistor
- current mirror
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、バイポーラモノリシック集積回路に形成され
る電流レベル検出回路に係り、特にパンードギャップ型
定電流源を用いる電流レベル検出回路に関する。
る電流レベル検出回路に係り、特にパンードギャップ型
定電流源を用いる電流レベル検出回路に関する。
（従来の技術）
この種の従来の電流レベル検出回路は、第ら図あるいは
第６図に示すように構成されている。
第６図に示すように構成されている。
即ち、第５図の電流レベル検出回路は、エミッタが接地
されたＮＰＮトランジスタＱのベース・エミッタ間に抵
抗ＲＢが接続され、このＮＰＮ ）ランジスタＱのベー
スに入力電流Ｉｉｎが与えられている。従って、このＮ
ＰＮトランジスタＱがオンになってコレクタ電流（出力
電流）ｌｏｕｔが流れ始める入力電流Ｉｉｎの閾値（検
出電流値）は、このトランジスタＱがオンするためのベ
ース・エミッタ間電圧Ｖ ＢＥ（ＯＮ）に対して、はぼ
ｌ１ｎ−Ｖ ＢＥ（ＯＮ）／ ＲＢ トナル。
されたＮＰＮトランジスタＱのベース・エミッタ間に抵
抗ＲＢが接続され、このＮＰＮ ）ランジスタＱのベー
スに入力電流Ｉｉｎが与えられている。従って、このＮ
ＰＮトランジスタＱがオンになってコレクタ電流（出力
電流）ｌｏｕｔが流れ始める入力電流Ｉｉｎの閾値（検
出電流値）は、このトランジスタＱがオンするためのベ
ース・エミッタ間電圧Ｖ ＢＥ（ＯＮ）に対して、はぼ
ｌ１ｎ−Ｖ ＢＥ（ＯＮ）／ ＲＢ トナル。
しかし、第５図の電流レベル検出回路は、トランジスタ
Ｑのベース・エミッタ間電圧ＶＢＥ（ＯＮ）は負の温度
特性（＝ −２ｍ Ｖ ／ ’Ｃ）を有し、抵抗ＲＢは
正の温度特性（−２０００ｐｐｍ／”Ｃ）を有するので
、電流レベル検出特性が温度に大きく依存し、電流レベ
ル検出精度が低いという欠点がある。
Ｑのベース・エミッタ間電圧ＶＢＥ（ＯＮ）は負の温度
特性（＝ −２ｍ Ｖ ／ ’Ｃ）を有し、抵抗ＲＢは
正の温度特性（−２０００ｐｐｍ／”Ｃ）を有するので
、電流レベル検出特性が温度に大きく依存し、電流レベ
ル検出精度が低いという欠点がある。
また、第６図の電流レベル検出回路は、エミッタが接地
されたＮＰＮ ）ランジスタＱのベース−エミッタ間に
定電流源１ｒが接続され、このＮＰＮトランジスタＱの
ベースに入力電流Ｉｉｎが与えられている。従って、こ
のＮＰＮトランジスタＱがオンになってコレクタ電流（
出力電流）Ｉ ｏｕｔが流れ始める入力電流１ｉｎの閾
値（検出電流値）ｆｉｎは、ｆｉｎ＞Ｉｒとなる。
されたＮＰＮ ）ランジスタＱのベース−エミッタ間に
定電流源１ｒが接続され、このＮＰＮトランジスタＱの
ベースに入力電流Ｉｉｎが与えられている。従って、こ
のＮＰＮトランジスタＱがオンになってコレクタ電流（
出力電流）Ｉ ｏｕｔが流れ始める入力電流１ｉｎの閾
値（検出電流値）ｆｉｎは、ｆｉｎ＞Ｉｒとなる。
第６図の電流レベル検出回路は、電流レベル検出精度が
定電流源■「の精度により殆んど支配され、この定電流
源Ｉｒを高精度にすることにより電流レベル検出を高精
度に行うことができるが、この高精度の定電流源Ｉｒを
別系統で作らなければならず、回路構成が複雑になる。
定電流源■「の精度により殆んど支配され、この定電流
源Ｉｒを高精度にすることにより電流レベル検出を高精
度に行うことができるが、この高精度の定電流源Ｉｒを
別系統で作らなければならず、回路構成が複雑になる。
（発明が解決しようとする課題）
上記したように従来の電流レベル検出回路は、電流レベ
ル検出特性が温度に大きく依存し、電流レベル検出精度
が低いという問題点があり、あるいは、高精度の定電流
源を別系統で作らなければならず、回路構成が複雑にな
るという問題がある。
ル検出特性が温度に大きく依存し、電流レベル検出精度
が低いという問題点があり、あるいは、高精度の定電流
源を別系統で作らなければならず、回路構成が複雑にな
るという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、入力電流の検出閾値が安定になり、しかも、
構成が極めて簡単な電流レベル検出回路を提供すること
にある。
の目的は、入力電流の検出閾値が安定になり、しかも、
構成が極めて簡単な電流レベル検出回路を提供すること
にある。
［発明の構成］
（課題を解決するための手段）
本発明の電流レベル検出回路は、電流入力端にエミッタ
共通接続点が接続された第１のバイポーラカレントミラ
ー回路と、この第１のバイポーラカレントミラー回路の
ミラー比より大きなミラー比を持つ第２のバイポーラカ
レントミラー回路およびこの第２のバイポーラカレント
ミラー回路の出力側トランジスタのエミッタ回路に挿入
された抵抗とからなり、上記第２のバイポーラカレント
ミラー回路の各トランジスタのコレクタが前記第１のバ
イポーラカレントミラー回路の各トランジスタのコレク
タに各対応して接続されているバンドギャップ型定電流
源とを具備し、上記第１のバイポーラカレントミラー回
路の出力側トランジスタと第２のバイポーラカレントミ
ラー回路の出力側トランジスタとのコレクタ相互接続点
から検出電流が取り出されることを特徴とする。
共通接続点が接続された第１のバイポーラカレントミラ
ー回路と、この第１のバイポーラカレントミラー回路の
ミラー比より大きなミラー比を持つ第２のバイポーラカ
レントミラー回路およびこの第２のバイポーラカレント
ミラー回路の出力側トランジスタのエミッタ回路に挿入
された抵抗とからなり、上記第２のバイポーラカレント
ミラー回路の各トランジスタのコレクタが前記第１のバ
イポーラカレントミラー回路の各トランジスタのコレク
タに各対応して接続されているバンドギャップ型定電流
源とを具備し、上記第１のバイポーラカレントミラー回
路の出力側トランジスタと第２のバイポーラカレントミ
ラー回路の出力側トランジスタとのコレクタ相互接続点
から検出電流が取り出されることを特徴とする。
（作 用）
入力電流は第１のバイポーラカレントミラー回路により
分流され、分流された一方の電流は第２のバイポーラカ
レントミラー回路に入力し、この第２のバイポーラカレ
ントミラー回路で分割された出力側の電流と上記第１の
バイポーラカレントミラー回路の出力側の電流との大小
関係に応じて検出電流出力端からの出力電流の有無が決
定されるようになり、入力電流が所定値以上の時に検出
電流出力端から出力電流が得られる。このように入力電
流に基ずいて基準電流を生成しており、しかも、バンド
ギャップ型定電流源を用いて高精度の基準電流を生成し
ているので、構成が極めて簡単゛でありながら入力電流
の検出閾値が安定になる。
分流され、分流された一方の電流は第２のバイポーラカ
レントミラー回路に入力し、この第２のバイポーラカレ
ントミラー回路で分割された出力側の電流と上記第１の
バイポーラカレントミラー回路の出力側の電流との大小
関係に応じて検出電流出力端からの出力電流の有無が決
定されるようになり、入力電流が所定値以上の時に検出
電流出力端から出力電流が得られる。このように入力電
流に基ずいて基準電流を生成しており、しかも、バンド
ギャップ型定電流源を用いて高精度の基準電流を生成し
ているので、構成が極めて簡単゛でありながら入力電流
の検出閾値が安定になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、バイポーラモノリシック集積回路に形成され
た電流レベル検出回路を示している。即ち、入力電流ｆ
ｉｎが与えられる電流入力端１には、ベース・コレクタ
相互が接続されたＰＮＰトランジスタＱ１のエミッタが
接続され、このトランジスタＱ１のエミッタおよびベー
スに対応してＰＮＰ ）ランジスタＱ２のエミッタおよ
びベースが共通に接続され、これらのトランジスタＱ１
およびＱ２はエミッタ共通接続点に電流入力端１から与
えられる入力電流ｆｉｎを分流する第１のバイポーラカ
レントミラー回路ＣＭＩを形成している。なお、第１の
バイポーラカレントミラー回路ＣＭＩのミラー比（ＰＮ
ＰトランジスタＱ１とＰＮＰ ）ランジスタＱ２とのエ
ミツタ面積比）は１：Ｍ（本例では１となっている）で
ある。
た電流レベル検出回路を示している。即ち、入力電流ｆ
ｉｎが与えられる電流入力端１には、ベース・コレクタ
相互が接続されたＰＮＰトランジスタＱ１のエミッタが
接続され、このトランジスタＱ１のエミッタおよびベー
スに対応してＰＮＰ ）ランジスタＱ２のエミッタおよ
びベースが共通に接続され、これらのトランジスタＱ１
およびＱ２はエミッタ共通接続点に電流入力端１から与
えられる入力電流ｆｉｎを分流する第１のバイポーラカ
レントミラー回路ＣＭＩを形成している。なお、第１の
バイポーラカレントミラー回路ＣＭＩのミラー比（ＰＮ
ＰトランジスタＱ１とＰＮＰ ）ランジスタＱ２とのエ
ミツタ面積比）は１：Ｍ（本例では１となっている）で
ある。
また、エミッタが接地電位に接続され、コレクタ・ベー
ス相互が接続されたＮＰＮ ）ランジスタＱ３のベース
にマルチエミッタ型のＮＰＮ ）ランジスタＱ４のベー
スが接続され、このトランジスタＱ４のエミッタがエミ
ッタ抵抗Ｒｅを介して接地電位に接続されている。これ
らのトランジスタＱ３、Ｑ４および抵抗Ｒｅは、電源電
圧の変動の影響を受けないワイドラー型のバンドギャッ
プ型定電流源ＢＧＩを形成している。なお、ＮＰＮ ト
ランジスタＱ３とＮＰＮ トランジスタＱ４とは第２の
バイポーラカレントミラー回路ＣＭ２を形成しており、
この第２のバイポーラカレントミラー回路ＣＭ２のミラ
ー比（ＮＰＮトランジスタＱ３とＮＰＮ ）ランジスタ
Ｑ４とのエミツタ面積比）は１：Ｎ（実用的に整数とな
っており、Ｎ＞Ｍとなっている）である。
ス相互が接続されたＮＰＮ ）ランジスタＱ３のベース
にマルチエミッタ型のＮＰＮ ）ランジスタＱ４のベー
スが接続され、このトランジスタＱ４のエミッタがエミ
ッタ抵抗Ｒｅを介して接地電位に接続されている。これ
らのトランジスタＱ３、Ｑ４および抵抗Ｒｅは、電源電
圧の変動の影響を受けないワイドラー型のバンドギャッ
プ型定電流源ＢＧＩを形成している。なお、ＮＰＮ ト
ランジスタＱ３とＮＰＮ トランジスタＱ４とは第２の
バイポーラカレントミラー回路ＣＭ２を形成しており、
この第２のバイポーラカレントミラー回路ＣＭ２のミラ
ー比（ＮＰＮトランジスタＱ３とＮＰＮ ）ランジスタ
Ｑ４とのエミツタ面積比）は１：Ｎ（実用的に整数とな
っており、Ｎ＞Ｍとなっている）である。
そして、第１のカレントミラー回路ＣＭ１の各トランジ
スタＱ１およびＱ２のそれぞれの出力端（コレクタ）と
バンドギャップ型定電流源ＢＧＩの第２のカレントミラ
ー回路ＣＭ２の各トランジスタＱ３およびＱ４のそれぞ
れの入力端（コレクタ）とが接続されている。即ち、Ｐ
ＮＰトランジスタＱ１とＮＰＮトランジスタＱ３とのコ
レクタ同士が接続され、ＰＮＰ）ランジスタＱ２とＮＰ
Ｎ ）ランジスタＱ４とのコレクタ同士が接続されてい
る。
スタＱ１およびＱ２のそれぞれの出力端（コレクタ）と
バンドギャップ型定電流源ＢＧＩの第２のカレントミラ
ー回路ＣＭ２の各トランジスタＱ３およびＱ４のそれぞ
れの入力端（コレクタ）とが接続されている。即ち、Ｐ
ＮＰトランジスタＱ１とＮＰＮトランジスタＱ３とのコ
レクタ同士が接続され、ＰＮＰ）ランジスタＱ２とＮＰ
Ｎ ）ランジスタＱ４とのコレクタ同士が接続されてい
る。
°さらに、ＰＮＰトランジスタＱ２およびＮＰＮトラン
ジスタＱ４のコレクタ相互接続点に、出力用のＮＰＮ
トランジスタＱ５１．のベースが接続され、このトラン
ジスタＱ５のエミッタは接地電位に接続されており、コ
レクタは検出電流出力端２となっている。
ジスタＱ４のコレクタ相互接続点に、出力用のＮＰＮ
トランジスタＱ５１．のベースが接続され、このトラン
ジスタＱ５のエミッタは接地電位に接続されており、コ
レクタは検出電流出力端２となっている。
次に、上記電流レベル検出回路の動作を第２図を参照し
ながら説明する。入力電流１ｉｎは第１のバイポーラカ
レントミラー回路ＣＭ１により分流される。そして、一
方のトランジスタＱ１に流れる分流電流は第２のバイポ
ーラカレントミラー回路ＣＭ２の入力側トランジスタＱ
３に入力し、この第２のバイポーラカレントミラー回路
ＣＭ２の出力側トランジスタＱ４の電流と第１のバイポ
ーラカレントミラー回路ＣＭＩの出力側トランジスタＱ
２の電流との大小関係に応じて検出電流出力端２からの
出力電流の有無が決定されるようになる。この場合、第
１のバイポーラカレントミラー回路ＣＭＩの出力側トラ
ンジスタＱ２の電流Ｉ２は入力電流１ｉｎに比例するが
、第２のバイポーラカレントミラー回路ＣＭ２の出力側
トランジスタＱ４の電流Ｉ４は入力電流１ｉｎに対して
非直線的に変化し、入力電流ｆｉｎが所定の閾値Ｉ Ｔ
Ｈより小さい時にはトランジスタＱ２の電流Ｉ２がトラ
ンジスタＱ４の電流Ｉ４より小さく、入力電流Ｉｉｎが
所定の閾値ＩＴＨ以上の時にはトランジスタＱ２の電流
Ｉ２がトランジスタＱ４の電流Ｉ４より大きくなる。
ながら説明する。入力電流１ｉｎは第１のバイポーラカ
レントミラー回路ＣＭ１により分流される。そして、一
方のトランジスタＱ１に流れる分流電流は第２のバイポ
ーラカレントミラー回路ＣＭ２の入力側トランジスタＱ
３に入力し、この第２のバイポーラカレントミラー回路
ＣＭ２の出力側トランジスタＱ４の電流と第１のバイポ
ーラカレントミラー回路ＣＭＩの出力側トランジスタＱ
２の電流との大小関係に応じて検出電流出力端２からの
出力電流の有無が決定されるようになる。この場合、第
１のバイポーラカレントミラー回路ＣＭＩの出力側トラ
ンジスタＱ２の電流Ｉ２は入力電流１ｉｎに比例するが
、第２のバイポーラカレントミラー回路ＣＭ２の出力側
トランジスタＱ４の電流Ｉ４は入力電流１ｉｎに対して
非直線的に変化し、入力電流ｆｉｎが所定の閾値Ｉ Ｔ
Ｈより小さい時にはトランジスタＱ２の電流Ｉ２がトラ
ンジスタＱ４の電流Ｉ４より小さく、入力電流Ｉｉｎが
所定の閾値ＩＴＨ以上の時にはトランジスタＱ２の電流
Ｉ２がトランジスタＱ４の電流Ｉ４より大きくなる。
従って、入力電流ＩＬｎが所定の閾値ＩＴＨより小さい
時には出力トランジスタＱ５にベース電流が流れず、出
力トランジスタＱ５はオフ状態になり、入力電流ｆｉｎ
が所定の閾値ＩＴＨ以上の時には出力トランジスタＱ５
にベース電流が流れるようになり、出力トランジスタＱ
５がオン状態になり、電流レベルの検出が可能となる。
時には出力トランジスタＱ５にベース電流が流れず、出
力トランジスタＱ５はオフ状態になり、入力電流ｆｉｎ
が所定の閾値ＩＴＨ以上の時には出力トランジスタＱ５
にベース電流が流れるようになり、出力トランジスタＱ
５がオン状態になり、電流レベルの検出が可能となる。
この入力電流Ｉｉｎの検出閾値ＩＴＩＩは、
となる。ここで、Ｋはボルツマン定数、ｑは電子電荷量
、Ｔは絶対温度である。上式（１）から分かるように、
エミッタ抵抗Ｒｅとその温度係数による変動要素以外は
定数として扱えるので、安定した電流レベルの検出が可
能となる。
、Ｔは絶対温度である。上式（１）から分かるように、
エミッタ抵抗Ｒｅとその温度係数による変動要素以外は
定数として扱えるので、安定した電流レベルの検出が可
能となる。
上記した電流レベル検出回路によれば、入力電流ｆｉｎ
に基ずいて基準電流を生成しており、しかも、バンドギ
ャップ型定電流源ＢＧＩを用いて高精度の基準電流を生
成しているので、構成が極めて簡単でありながら入力電
流Ｉｉｎの検出閾値Ｉ ＴＨを安定に検出できる。
に基ずいて基準電流を生成しており、しかも、バンドギ
ャップ型定電流源ＢＧＩを用いて高精度の基準電流を生
成しているので、構成が極めて簡単でありながら入力電
流Ｉｉｎの検出閾値Ｉ ＴＨを安定に検出できる。
第３図は、第１図の電流レベル検出回路の入力電流対出
力電流特性にヒステリシス特性を持たせるように変形し
た例を示しており、第１図の電流レベル検出回路と比べ
て、エミッタ抵抗Ｒｅを複数個の直列接続された抵抗Ｒ
ｅ１およびＲｅ ２に分割し、出力用トランジスタＱ５
のエミッタを接地電位に接続しないで抵抗Ｒｅｌおよび
Ｒｅ２の直列接続点に接続している点が異なり、その他
は同じであるので第１図中と同一符号を付している。
力電流特性にヒステリシス特性を持たせるように変形し
た例を示しており、第１図の電流レベル検出回路と比べ
て、エミッタ抵抗Ｒｅを複数個の直列接続された抵抗Ｒ
ｅ１およびＲｅ ２に分割し、出力用トランジスタＱ５
のエミッタを接地電位に接続しないで抵抗Ｒｅｌおよび
Ｒｅ２の直列接続点に接続している点が異なり、その他
は同じであるので第１図中と同一符号を付している。
この第３図の電流レベル検出回路では、第１図の電流レ
ベル検出回路と同様に、入力電流Ｉｉｎが所定の閾値Ｉ
ＴＨより小さい時には出力トランジスタＱ５はオフ状態
になり、入力電流ｆｉｎが所定の閾値Ｉ ＴＨ以上の時
には出力トランジスタＱ５はオン状態になる。
ベル検出回路と同様に、入力電流Ｉｉｎが所定の閾値Ｉ
ＴＨより小さい時には出力トランジスタＱ５はオフ状態
になり、入力電流ｆｉｎが所定の閾値Ｉ ＴＨ以上の時
には出力トランジスタＱ５はオン状態になる。
従って、出力トランジスタＱ５がオフ状態からオン状態
に至る動作特性は、入力端子ｆｉｎの閾値ＩＴＩ＋で切
換わる。しかし、出力トランジスタＱ５がオン状態から
オフ状態に至る過程では、出力トランジスタＱ５のオン
電流により抵抗Ｒｅ ２に電圧降下が生じているので、
入力電流Ｉｉｎが閾値Ｉ ＴＨまで下がってもトランジ
スタＱ２の電流Ｉ２がトランジスタＱ４の電流Ｉ４より
大きいままであり、出力トランジスタＱ５はオン状態を
保持している。さらに、入力電流ｆｉｎが下がってトラ
ンジスタＱ２の電流■２がトランジスタＱ４の電流Ｉ４
より小さくなった時に、出力トランジスタＱ５がオン状
態からオフ状態に反転する。
に至る動作特性は、入力端子ｆｉｎの閾値ＩＴＩ＋で切
換わる。しかし、出力トランジスタＱ５がオン状態から
オフ状態に至る過程では、出力トランジスタＱ５のオン
電流により抵抗Ｒｅ ２に電圧降下が生じているので、
入力電流Ｉｉｎが閾値Ｉ ＴＨまで下がってもトランジ
スタＱ２の電流Ｉ２がトランジスタＱ４の電流Ｉ４より
大きいままであり、出力トランジスタＱ５はオン状態を
保持している。さらに、入力電流ｆｉｎが下がってトラ
ンジスタＱ２の電流■２がトランジスタＱ４の電流Ｉ４
より小さくなった時に、出力トランジスタＱ５がオン状
態からオフ状態に反転する。
第４図は、第１図の電流レベル検出回路を応用して電源
電圧Ｖｃｃが所定の閾値ＶＴＲ以上か否かを検出する電
源電圧検出回路を示しており、第１図の電流レベル検出
回路と比べて、電源電圧ＶＣＣが与えられる電源電圧入
力端３と第１のバイポーラカレントミラー回路ＣＭ１の
トランジスタＱ１およびＱ２のエミッタ共通接続点との
間に抵抗人力Ｒｉｎが接続している点が異なり、その他
は同じであるので第１図中と同一符号を付している。
電圧Ｖｃｃが所定の閾値ＶＴＲ以上か否かを検出する電
源電圧検出回路を示しており、第１図の電流レベル検出
回路と比べて、電源電圧ＶＣＣが与えられる電源電圧入
力端３と第１のバイポーラカレントミラー回路ＣＭ１の
トランジスタＱ１およびＱ２のエミッタ共通接続点との
間に抵抗人力Ｒｉｎが接続している点が異なり、その他
は同じであるので第１図中と同一符号を付している。
第４図の電源電圧検出回路において、入力抵抗Ｒｉｎに
流れる入力端子ＩＬｎの検出閾値Ｉ Ｔ）Ｉは、前式（
１）に示したように、Ｋ−Ｔ／ｑに比例し、Ｒｅに逆比
例している。また、入力電流１ ｉｎは、トランジスタ
Ｑ１によるダイオード順方向電圧降下およびトランジス
タＱ３によるダイオード順方向電圧降下をそれぞれＶｆ
で表わすと、Ｉ Ｉｎ −（Ｖｃｃ−２−Ｖ ｆ ）
／Ｒｉ ｎ−＝ （２）であり、入力電流１１ｎが検出
閾値Ｉ ＴＨになる時は、ＩＴＩＩ −（Ｖｃｃ−２・
Ｖ ｆ ） ／Ｒｉ ｎ−（３）となるので、 Ｖｃｃ−ＩＴＨｅＲｉｎ＋２ 争 Ｖｆ
−（４）となる。ここで、Ｖｆはシリコン半導体では
約０．７ｖであり、負の温度特性（−−２ｍＶ／℃）を
有する。他方、ＩＴＨ−Ｒｉｎの項は、ＲｉｎとＲｅと
に同じ温度係数を有する拡散抵抗を用いると、 ＩＴＨｌｌＲＬ ｎｏｏＫ ＩＩＴ／ ｑ −
（５）となり、絶対温度Ｔに比例した正の温度特性を有
する。
流れる入力端子ＩＬｎの検出閾値Ｉ Ｔ）Ｉは、前式（
１）に示したように、Ｋ−Ｔ／ｑに比例し、Ｒｅに逆比
例している。また、入力電流１ ｉｎは、トランジスタ
Ｑ１によるダイオード順方向電圧降下およびトランジス
タＱ３によるダイオード順方向電圧降下をそれぞれＶｆ
で表わすと、Ｉ Ｉｎ −（Ｖｃｃ−２−Ｖ ｆ ）
／Ｒｉ ｎ−＝ （２）であり、入力電流１１ｎが検出
閾値Ｉ ＴＨになる時は、ＩＴＩＩ −（Ｖｃｃ−２・
Ｖ ｆ ） ／Ｒｉ ｎ−（３）となるので、 Ｖｃｃ−ＩＴＨｅＲｉｎ＋２ 争 Ｖｆ
−（４）となる。ここで、Ｖｆはシリコン半導体では
約０．７ｖであり、負の温度特性（−−２ｍＶ／℃）を
有する。他方、ＩＴＨ−Ｒｉｎの項は、ＲｉｎとＲｅと
に同じ温度係数を有する拡散抵抗を用いると、 ＩＴＨｌｌＲＬ ｎｏｏＫ ＩＩＴ／ ｑ −
（５）となり、絶対温度Ｔに比例した正の温度特性を有
する。
従って、抵抗Ｒｉｎの値を適切に選定することにより、
前式（４）のＩＴＩＩ争Ｒ，ｉ−ｎの温度特性と２・Ｖ
ｆの温度特性とが相殺され、電源電圧ＶＣＣを温度依存
性を持たずに安定に検出することが可能となる。なお、
ＩＴＨ−Ｒｉｎとして約１ｖの電圧降下を与えた時にＩ
ＴＨ−Ｒｉｎの温度特性と２・Ｖｆの温度特性とが相殺
されるものとすれば、１ｖ＋２・Ｖｆの電源電圧Ｖｃｃ
を温度依存性を持たずに安定に検出することができる。
前式（４）のＩＴＩＩ争Ｒ，ｉ−ｎの温度特性と２・Ｖ
ｆの温度特性とが相殺され、電源電圧ＶＣＣを温度依存
性を持たずに安定に検出することが可能となる。なお、
ＩＴＨ−Ｒｉｎとして約１ｖの電圧降下を与えた時にＩ
ＴＨ−Ｒｉｎの温度特性と２・Ｖｆの温度特性とが相殺
されるものとすれば、１ｖ＋２・Ｖｆの電源電圧Ｖｃｃ
を温度依存性を持たずに安定に検出することができる。
［発明の効果］
上述したように本発明の電流レベル検出回路によれば、
入力電流に基ずいて基準電流を生成しており、しかも、
バンドギャップ型定電流源を用いて高精度の基準電流を
生成しているので、構成が極めて簡単でありながら入力
電流の検出閾値Ｉ ＴＨを安定に検出できる。
入力電流に基ずいて基準電流を生成しており、しかも、
バンドギャップ型定電流源を用いて高精度の基準電流を
生成しているので、構成が極めて簡単でありながら入力
電流の検出閾値Ｉ ＴＨを安定に検出できる。
第１図は本発明の電流レベル検出回路の一実施例を示す
回路図、第２図は第１図の回路の動作を説明する特性図
、第３図は第１図の電流レベル検出回路の変形例を示す
回路図、第４図は第１図の電流レベル検出回路の応用例
に係る電源電圧検出回路を示す回路図、第５図および第
６図はそれぞれ従来の電流レベル検出回路を示す回路図
である。 １・・・電流入力端、２・・・検出電流出力端、３・・
・電源電圧入力端、ＢＧＩ・・・バンドギャップ型定電
流源、ＣＭｌ、ＣＭ２・・・カレントミラー回路、Ｑ１
〜Ｑ５・・・トランジスタ、Ｒｅ、Ｒｅｌ 、Ｒｅ２
。 Ｒｉｎ・・・抵抗。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 ＢＧＩ 第１図 ｉｎ 第 ２
回路図、第２図は第１図の回路の動作を説明する特性図
、第３図は第１図の電流レベル検出回路の変形例を示す
回路図、第４図は第１図の電流レベル検出回路の応用例
に係る電源電圧検出回路を示す回路図、第５図および第
６図はそれぞれ従来の電流レベル検出回路を示す回路図
である。 １・・・電流入力端、２・・・検出電流出力端、３・・
・電源電圧入力端、ＢＧＩ・・・バンドギャップ型定電
流源、ＣＭｌ、ＣＭ２・・・カレントミラー回路、Ｑ１
〜Ｑ５・・・トランジスタ、Ｒｅ、Ｒｅｌ 、Ｒｅ２
。 Ｒｉｎ・・・抵抗。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 ＢＧＩ 第１図 ｉｎ 第 ２
Claims (3)
- （１）電流入力端にエミッタ共通接続点が接続された第
１のバイポーラカレントミラー回路と、この第１のバイ
ポーラカレントミラー回路のミラー比より大きなミラー
比を持つ第２のバイポーラカレントミラー回路およびこ
の第２のバイポーラカレントミラー回路の出力側トラン
ジスタのエミッタに接続されたエミッタ抵抗とからなり
、前記第２のバイポーラカレントミラー回路の各トラン
ジスタのコレクタが前記第１のバイポーラカレントミラ
ー回路の各トランジスタのコレクタに各対応して接続さ
れているバンドギャップ型定電流源とを具備し、 前記第１のバイポーラカレントミラー回路の出力側トラ
ンジスタと第２のバイポーラカレントミラー回路の出力
側トランジスタとのコレクタ相互接続点から検出電流が
取出されることを特徴とする電流レベル検出回路。 - （２）前記エミッタ抵抗は２個のエミッタ抵抗が直列に
接続され、この２個のエミッタ抵抗の直列接続点にエミ
ッタが接続され、ベースが前記第１のバイポーラカレン
トミラー回路の出力側トランジスタと第２のバイポーラ
カレントミラー回路の出力側トランジスタとのコレクタ
相互接続点に接続され、コレクタが検出電流出力端とな
るＮＰＮトランジスタが付加されていることを特徴とす
る請求項１記載の電流レベル検出回路。 - （３）前記電流入力端には、電源電圧入力端から前記エ
ミッタ抵抗と同じ温度係数を有する入力抵抗を介して電
流が入力することを特徴とする請求項１記載の電流レベ
ル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036481A JPH02215211A (ja) | 1989-02-16 | 1989-02-16 | 電流レベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036481A JPH02215211A (ja) | 1989-02-16 | 1989-02-16 | 電流レベル検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215211A true JPH02215211A (ja) | 1990-08-28 |
Family
ID=12471011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036481A Pending JPH02215211A (ja) | 1989-02-16 | 1989-02-16 | 電流レベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215211A (ja) |
-
1989
- 1989-02-16 JP JP1036481A patent/JPH02215211A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563295B2 (en) | Low temperature coefficient reference current generator | |
| US4590419A (en) | Circuit for generating a temperature-stabilized reference voltage | |
| US11720137B2 (en) | Bandgap type reference voltage generation circuit | |
| JPH0225561B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH02215211A (ja) | 電流レベル検出回路 | |
| JPS6154286B2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH05244718A (ja) | 熱保護装置 | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH0471364B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP4163861B2 (ja) | 半導体装置 | |
| JPH0477329B2 (ja) | ||
| JPH04366737A (ja) | 温度センサ回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS645369Y2 (ja) | ||
| JP3323034B2 (ja) | 定電流供給回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS5923649B2 (ja) | シユミツト回路 | |
| JPH022545B2 (ja) | ||
| JPH0795674B2 (ja) | トランジスタスイツチング回路 | |
| JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 |