JPH04336308A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04336308A JPH04336308A JP3107262A JP10726291A JPH04336308A JP H04336308 A JPH04336308 A JP H04336308A JP 3107262 A JP3107262 A JP 3107262A JP 10726291 A JP10726291 A JP 10726291A JP H04336308 A JPH04336308 A JP H04336308A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- original oscillation
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、シングルチップマイク
ロコンピュータに関し、特に基本クロック信号に関する
。
ロコンピュータに関し、特に基本クロック信号に関する
。
【０００２】
【従来の技術】シングルチップ・マイクロコンピュータ
の内部動作に使われるクロックは、基本クロックと呼ば
れ、通常、クロック入力周波数を内部の分周器により分
周し、波形整形を行うことにより、基本クロックが作ら
れている。
の内部動作に使われるクロックは、基本クロックと呼ば
れ、通常、クロック入力周波数を内部の分周器により分
周し、波形整形を行うことにより、基本クロックが作ら
れている。
【０００３】従来のシングルチップ・マイクロコンピュ
ータは、内部動作のすべてを周辺回路を含めて分周され
た基本クロックで動作している。
ータは、内部動作のすべてを周辺回路を含めて分周され
た基本クロックで動作している。
【０００４】次に、従来例のブロック図について、図面
を参照して説明する。
を参照して説明する。
【０００５】図２は従来例のブロック図である。２０１
は外部クロック信号、２０２は分周器、２０３は波形整
形回路、２０４はＣＰＵクロックφ１、２０５はＣＰＵ
クロックφ２、２０６は周辺回路である。
は外部クロック信号、２０２は分周器、２０３は波形整
形回路、２０４はＣＰＵクロックφ１、２０５はＣＰＵ
クロックφ２、２０６は周辺回路である。
【０００６】外部より入力された外部クロック信号２０
１は、分周器２０２により２分周され、波形整形回路２
０３に入る。外部から入力されたクロック信号の周波数
を８ＭＨｚとすると、分周器から出力されるクロック周
波数は４ＭＨｚとなる。波形整形回路２０３では、ＣＰ
Ｕ内部クロック用の基本クロックであるＣＰＵクロック
φ１ ２０４、ＣＰＵクロックφ２ ２０５が生成
される。
１は、分周器２０２により２分周され、波形整形回路２
０３に入る。外部から入力されたクロック信号の周波数
を８ＭＨｚとすると、分周器から出力されるクロック周
波数は４ＭＨｚとなる。波形整形回路２０３では、ＣＰ
Ｕ内部クロック用の基本クロックであるＣＰＵクロック
φ１ ２０４、ＣＰＵクロックφ２ ２０５が生成
される。
【０００７】また、周辺回路２０６には、上記２つのＣ
ＰＵクロックが、入力され、このクロックを最小クロッ
ク幅として動作している。
ＰＵクロックが、入力され、このクロックを最小クロッ
ク幅として動作している。
【０００８】
【発明が解決しようとする課題】従来のシングルチップ
マイクロコンピュータは、分周器により分周されたクロ
ックを基本クロック信号で全ての動作が行われているた
め、基本クロック信号より早いスピードで周辺回路を動
作させることが出来ないという欠点があった。
マイクロコンピュータは、分周器により分周されたクロ
ックを基本クロック信号で全ての動作が行われているた
め、基本クロック信号より早いスピードで周辺回路を動
作させることが出来ないという欠点があった。
【０００９】
【課題を解決するための手段】本発明のシングルチップ
・マイクロコンピュータは、外部クロックを入力して原
発振クロックを出力する原発振クロック生成回路と原発
振クロックを周辺回路に入力する手段を備えている。
・マイクロコンピュータは、外部クロックを入力して原
発振クロックを出力する原発振クロック生成回路と原発
振クロックを周辺回路に入力する手段を備えている。
【００１０】
【実施例】次に本発明のシングルチップ・マイクロコン
ピュータについて図面を参照して説明する。
ピュータについて図面を参照して説明する。
【００１１】図１は本発明の実施例の一実施例のブロッ
ク図である。１０１は外部クロック信号、１０２は分周
器、１０３は波形整形回路、１０４は原発振クロック生
成回路、１０５はＣＰＵクロックφ１、１０６はＣＰＵ
クロックφ２、１０７は原発振クロックφ１Ｓ、１０８
は原発振クロックφ２Ｓ、１０９は周辺回路である。
ク図である。１０１は外部クロック信号、１０２は分周
器、１０３は波形整形回路、１０４は原発振クロック生
成回路、１０５はＣＰＵクロックφ１、１０６はＣＰＵ
クロックφ２、１０７は原発振クロックφ１Ｓ、１０８
は原発振クロックφ２Ｓ、１０９は周辺回路である。
【００１２】外部より入力された外部クロック信号１０
１は、分周器１０２により２分周され、波形整形回路１
０３に入る。波形整形回路１０３では、ＣＰＵ内部クロ
ック用の基本クロックであるＣＰＵクロックφ１ １
０５、ＣＰＵクロックφ２ １０６が生成される。
１は、分周器１０２により２分周され、波形整形回路１
０３に入る。波形整形回路１０３では、ＣＰＵ内部クロ
ック用の基本クロックであるＣＰＵクロックφ１ １
０５、ＣＰＵクロックφ２ １０６が生成される。
【００１３】一方、原発振クロック生成回路１０４に入
力された外部クロック信号１０１は、原発振クロックφ
１Ｓ １０７および原発振クロックφ２Ｓ １０８
を生成し、周辺回路に入力される。
力された外部クロック信号１０１は、原発振クロックφ
１Ｓ １０７および原発振クロックφ２Ｓ １０８
を生成し、周辺回路に入力される。
【００１４】従って、周辺回路２０６には、ＣＰＵクロ
ックφ１ １０５、ＣＰＵクロックφ２ １０６が
入力されて通常この信号が使われ、スピードの要求され
る部分に原発振クロックφ１Ｓ １０７および原発振
クロックφ２Ｓ １０８の信号が入力されて、動作さ
せることができる。
ックφ１ １０５、ＣＰＵクロックφ２ １０６が
入力されて通常この信号が使われ、スピードの要求され
る部分に原発振クロックφ１Ｓ １０７および原発振
クロックφ２Ｓ １０８の信号が入力されて、動作さ
せることができる。
【００１５】実施例１では、本発明のシングルチップマ
イクロコンピュータの概略を説明したので、実施例２で
は、実際の応用例として周辺回路としてＰＷＭ出力回路
を取り上げで説明する。
イクロコンピュータの概略を説明したので、実施例２で
は、実際の応用例として周辺回路としてＰＷＭ出力回路
を取り上げで説明する。
【００１６】図３は、本発明の応用例の１実施例のブロ
ック図である。３０１は８ビット・モジュロ・レジスタ
、３０２は４ビット・モジュロ・レジスタ、３０３は制
御データラッチ回路、３０４はダウンカウンタ、３０５
は１クロック付加回路、３０６は出力制御回路、３０７
はリロードタイミング生成回路、３０８は８ビットモジ
ュロレジスタラッチ信号、３０９はモジュロレジスタラ
ッチ信号、３１０は制御データラッチ信号、３１１はリ
ロード信号、３１２は一致信号、３１３はＰＷＭ信号、
３１４はＰＷＭ出力信号、３１５はデータバス、３１６
はＣＰＵクロックφ１、３１７はＣＰＵクロックφ２、
３１８は原発振クロックφ１Ｓ、３１９は原発振クロッ
クφ２Ｓ、３２０はクロックデータラッチ回路、３２１
はクロックデータラッチ信号、３２２はクロックデータ
選択信号、３２３はクロック切換回路である。
ック図である。３０１は８ビット・モジュロ・レジスタ
、３０２は４ビット・モジュロ・レジスタ、３０３は制
御データラッチ回路、３０４はダウンカウンタ、３０５
は１クロック付加回路、３０６は出力制御回路、３０７
はリロードタイミング生成回路、３０８は８ビットモジ
ュロレジスタラッチ信号、３０９はモジュロレジスタラ
ッチ信号、３１０は制御データラッチ信号、３１１はリ
ロード信号、３１２は一致信号、３１３はＰＷＭ信号、
３１４はＰＷＭ出力信号、３１５はデータバス、３１６
はＣＰＵクロックφ１、３１７はＣＰＵクロックφ２、
３１８は原発振クロックφ１Ｓ、３１９は原発振クロッ
クφ２Ｓ、３２０はクロックデータラッチ回路、３２１
はクロックデータラッチ信号、３２２はクロックデータ
選択信号、３２３はクロック切換回路である。
【００１７】このＰＷＭ出力回路は１２ビット精度とし
、上位８ビットでクロック幅を設定し、下位４ビットで
１２ビット精度にするためにどのフェイズに１クロック
を付加するかを設定し、これにより、全体として１２ビ
ット精度を得ている。従って、パルス周期は２８ で固
定であるとしている。
、上位８ビットでクロック幅を設定し、下位４ビットで
１２ビット精度にするためにどのフェイズに１クロック
を付加するかを設定し、これにより、全体として１２ビ
ット精度を得ている。従って、パルス周期は２８ で固
定であるとしている。
【００１８】また、８ビットモジュロレジスタ３０１、
４ビットモジュロレジスタ３０２、およびクロックデー
タラッチ回路３２０にはあらかじめデータバスを介して
、データが設定してあるものとする。
４ビットモジュロレジスタ３０２、およびクロックデー
タラッチ回路３２０にはあらかじめデータバスを介して
、データが設定してあるものとする。
【００１９】クロック切換回路３２３によりクロックデ
ータラッチ回路３２０の内容で、ＣＰＵクロックで動作
させるか、または原発振クロックで動作させるか選択で
きるようになっている。
ータラッチ回路３２０の内容で、ＣＰＵクロックで動作
させるか、または原発振クロックで動作させるか選択で
きるようになっている。
【００２０】リロードタイミング生成回路３０７は２８
パルスの１６周期分ごとにリロード信号３１１を出力
する。この信号により、８ビットモジュロレジスタ３０
１および４ビットモジュロレジスタ３０２の内容は、そ
れぞれダウンカウンタ３０４、１クロック付加回路３０
５に出力される。
パルスの１６周期分ごとにリロード信号３１１を出力
する。この信号により、８ビットモジュロレジスタ３０
１および４ビットモジュロレジスタ３０２の内容は、そ
れぞれダウンカウンタ３０４、１クロック付加回路３０
５に出力される。
【００２１】ダウンカウンタ３０４はクロック切換回路
３２３で選択された周波数でダウンカウントし、０にな
ったときにロウレベルに戻る。この時、１クロック付加
回路の内容により、１クロック分ハイレベル幅が伸ばさ
れることがある。
３２３で選択された周波数でダウンカウントし、０にな
ったときにロウレベルに戻る。この時、１クロック付加
回路の内容により、１クロック分ハイレベル幅が伸ばさ
れることがある。
【００２２】このようにしてＰＷＭ信号は出力制御回路
を通りＰＷＭ出力端子３１４に出力される。
を通りＰＷＭ出力端子３１４に出力される。
【００２３】本実施例によれば、原発振クロックを直接
入力することでＰＷＭ出力周波数を２倍にすることがで
きる。
入力することでＰＷＭ出力周波数を２倍にすることがで
きる。
【００２４】
【発明の効果】以上説明したように、本発明のシングル
チップ・マイクロコンピュータは、周辺回路で基本クロ
ック以上のクロックを入力できるため、ＰＷＭ出力回路
のように高い精度を必要とする回路に使うことにより、
周波数を２倍にできる。
チップ・マイクロコンピュータは、周辺回路で基本クロ
ック以上のクロックを入力できるため、ＰＷＭ出力回路
のように高い精度を必要とする回路に使うことにより、
周波数を２倍にできる。
【００２５】また、その他の周辺回路においても、カウ
ンターの周波数を２倍にするなどいろいろな用途が考え
られるため、効果が期待できる。
ンターの周波数を２倍にするなどいろいろな用途が考え
られるため、効果が期待できる。
【図１】本発明のシングルチップ・マイクロコンピュー
タの一実施例のブロック図である。
タの一実施例のブロック図である。
【図２】従来例のブロック図である。
【図３】実施例２のブロック図である。
１０１，２０１ 外部クロック信号１０２，２０
２ 分周器 １０３，２０３ 波形整形回路 １０４ 原発振クロック生成回路１０５，２０４
ＣＰＵクロックφ１１０６，２０５ Ｃ
ＰＵクロックφ２１０７ 原発振クロックφ１Ｓ １０８ 原発振クロックφ２Ｓ １０９，２０６ 周辺回路 ３０１ ８ビットモジュロレジスタ３０２
４ビットモジュロレジスタ３０３ 制御データ
ラッチ回路 ３０４ ダウンカウンタ ３０５ １クロック付加回路 ３０６ 出力制御回路 ３０７ リロードタイミング生成回路３０８
８ビットモジュロレジスタラッチ信号３０９
４ビットモジュロレジスタラッチ信号３１０
制御データラッチ信号 ３１１ リロード信号 ３１２ 一致信号 ３１３ ＰＷＭ信号 ３１４ ＰＷＭ出力信号 ３１５ データバス ３１６ ＣＰＵクロックφ１ ３１７ ＣＰＵクロックφ２ ３１８ 原発振クロックφ１Ｓ ３１９ 原発振クロックφ２Ｓ ３２０ クロックデータラッチ回路３２１
クロックデータラッチ信号３２２ クロックデ
ータ選択信号３２３ クロック切換回路
２ 分周器 １０３，２０３ 波形整形回路 １０４ 原発振クロック生成回路１０５，２０４
ＣＰＵクロックφ１１０６，２０５ Ｃ
ＰＵクロックφ２１０７ 原発振クロックφ１Ｓ １０８ 原発振クロックφ２Ｓ １０９，２０６ 周辺回路 ３０１ ８ビットモジュロレジスタ３０２
４ビットモジュロレジスタ３０３ 制御データ
ラッチ回路 ３０４ ダウンカウンタ ３０５ １クロック付加回路 ３０６ 出力制御回路 ３０７ リロードタイミング生成回路３０８
８ビットモジュロレジスタラッチ信号３０９
４ビットモジュロレジスタラッチ信号３１０
制御データラッチ信号 ３１１ リロード信号 ３１２ 一致信号 ３１３ ＰＷＭ信号 ３１４ ＰＷＭ出力信号 ３１５ データバス ３１６ ＣＰＵクロックφ１ ３１７ ＣＰＵクロックφ２ ３１８ 原発振クロックφ１Ｓ ３１９ 原発振クロックφ２Ｓ ３２０ クロックデータラッチ回路３２１
クロックデータラッチ信号３２２ クロックデ
ータ選択信号３２３ クロック切換回路
Claims (1)
- 【請求項１】 外部にクロック入力端子を有し、内部
で前記クロック入力端子より入力されたクロック信号を
分周する分周器を有し、分周された前記分周器の出力を
基本クロックとして動作するシングルチップ・マイクロ
コンピュータにおいて、前記クロック入力端子からの出
力を原発振クロック生成回路に入力し、原発振クロック
幅の基本クロックの半分の周期のクロックである原発振
クロックを出力し、周辺回路の一部に前記原発振クロッ
クを入力するようにしたシングルチップ・マイクロコン
ピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107262A JPH04336308A (ja) | 1991-05-13 | 1991-05-13 | マイクロコンピュータ |
| US07/882,222 US5361290A (en) | 1991-05-13 | 1992-05-13 | Clock generating circuit for use in single chip microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107262A JPH04336308A (ja) | 1991-05-13 | 1991-05-13 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336308A true JPH04336308A (ja) | 1992-11-24 |
Family
ID=14454591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3107262A Pending JPH04336308A (ja) | 1991-05-13 | 1991-05-13 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5361290A (ja) |
| JP (1) | JPH04336308A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229667A (ja) * | 2001-02-01 | 2002-08-16 | Sony Corp | クロック生成回路およびデータ処理システム |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE503290C2 (sv) * | 1995-03-31 | 1996-05-13 | Ericsson Telefon Ab L M | Anordning och förfarande för att inbördes synkronisera applikationsspecifika integrerade kretsar (ASIC) |
| US5581699A (en) | 1995-05-15 | 1996-12-03 | International Business Machines Corporation | System and method for testing a clock signal |
| US5918058A (en) * | 1997-02-20 | 1999-06-29 | Arm Limited | Routing of clock signals in a data processing circuit with a power saving mode of operation |
| JP4130006B2 (ja) * | 1998-04-28 | 2008-08-06 | 富士通株式会社 | 半導体装置 |
| US6044113A (en) * | 1999-02-17 | 2000-03-28 | Visx, Inc. | Digital pulse width modulator |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US6392455B1 (en) * | 2001-03-30 | 2002-05-21 | Koninklijke Philips Electronics N.V. | Baud rate generator with fractional divider |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US6836169B2 (en) * | 2002-12-20 | 2004-12-28 | Cypress Semiconductor Corporation | Single ended clock signal generator having a differential output |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| GB2436390B (en) * | 2006-03-23 | 2011-06-29 | Cambridge Display Tech Ltd | Image processing systems |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3025356A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung |
| JPS60170949A (ja) * | 1984-02-15 | 1985-09-04 | Advantest Corp | マルチクロツク発生装置 |
| JPH0610830B2 (ja) * | 1988-04-09 | 1994-02-09 | シャープ株式会社 | Ｉｃカードのクロック信号切換装置 |
| US4985640A (en) * | 1990-04-04 | 1991-01-15 | Intel Corporation | Apparatus for generating computer clock pulses |
-
1991
- 1991-05-13 JP JP3107262A patent/JPH04336308A/ja active Pending
-
1992
- 1992-05-13 US US07/882,222 patent/US5361290A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229667A (ja) * | 2001-02-01 | 2002-08-16 | Sony Corp | クロック生成回路およびデータ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5361290A (en) | 1994-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| EP0388131A2 (en) | Random number generator | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| JPH1198007A (ja) | 分周回路 | |
| KR960016809B1 (ko) | 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로 | |
| JPH0464431B2 (ja) | ||
| JPH08139575A (ja) | パルス出力回路 | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| JPH05145519A (ja) | デイジタル相関装置 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| KR890003481B1 (ko) | 프로그램 어블클럭 변환회로 | |
| SU1548842A1 (ru) | Формирователь радиоимпульсного фазоманипулированного кода | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPH0452713A (ja) | クロック制御装置 | |
| JPH049336B2 (ja) | ||
| JPH1084277A (ja) | クロック生成回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPS5975166A (ja) | タイミング発生器 | |
| JPS60249415A (ja) | パルス発生回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH07106954A (ja) | パルス発生装置 | |
| JPH05316738A (ja) | インバータ制御回路 | |
| JPH03247118A (ja) | カウンタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990713 |