JPH04338832A - ファジー推論装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のファジー推論器を
用いて高速でファジー演算を実行できるようにしたファ
ジー推論装置に関するものである。

【０００２】

【従来の技術】従来ファジー推論器を内蔵したファジー
センサコントローラ等では、例えば図６に示すように、
複数のセンサのオンオフ入力やアナログ入力を与えるセ
ンサからの信号が入力インターフェース（Ｉ／Ｆ）２を
介して信号処理部３に与えられる。信号処理部３はマイ
クロコンピュータによって実現されており、その内部に
は内部メモリ３ａが設けられる。信号処理部３にはプロ
グラムモード及び動作モードを設定する動作モード設定
部４が接続されている。又通信インターフェース５を介
して上位のコンピュータ６、例えばパーソナルコンピュ
ータが接続される。信号処理部３には外部メモリとして
メンバーシップ関数やファジールール等を記憶するため
のプログラムメモリ７が接続されており、このメモリの
データに基づいてファジー推論を行うためのファジー推
論器８が接続される。ファジー推論器８内にはメンバー
シップ関数やファジールール（以下これらを知識データ
という）を記憶するためのメモリ８ａが保持されている
。ファジー推論器８は知識データとファジールールに従
ってファジー推論を実行するためのデジタルファジー素
子である。又信号処理部３には出力インターフェース９
を介してオンオフ制御出力やアナログ制御出力が出力さ
れる。

【０００３】このような従来のファジーセンサコントロ
ーラにおいては、プログラムモードで上位コンピュータ
６から前件部及び後件部のメンバーシップ関数のデータ
とファジールールが与えられる。信号処理部３はこのデ
ータを一旦プログラムメモリ７に書込んでプログラムモ
ードを終える。そして動作モードとなればプログラムメ
モリ７に保持されているメンバーシップ関数及びファジ
ールールのデータをファジー推論器８のメモリ８ａに転
送した後、入力インターフェース２を介して得られるセ
ンサからの入力データを読込み、そのデータに基づいて
ファジー推論を行って制御信号を出力インターフェース
９より出力している。

【０００４】

【発明が解決しようとする課題】しかしながらこのよう
な従来のファジー推論装置では、知識データの量が少な
ければ高速でファジー推論が実行できるが、知識データ
の量が大きくなればファジー推論を実行する時間が長く
なり、高速性を要求される制御に対応することができな
くなる。又知識データの量がファジー推論器の知識デー
タ許容量を越えれば推論が行えないという欠点あった。

【０００５】本発明はこのような従来のファジー推論装
置の問題点に鑑みてなされたものであって、知識データ
の量が大きくなっても高速でファジー推論が実行できる
ようにすることを技術的課題とする。

【０００６】

【課題を解決するための手段】本発明は入力に基づいて
ファジー推論を行い推論結果を出力するファジー推論装
置であって、メンバーシップ関数及びファジールールを
記憶するプログラムメモリと、動作開始時にプログラム
メモリの全てのメンバーシップ関数及び分割したファジ
ールールが夫々転送され、与えられた特徴データに基づ
いてファジー推論を行う複数のファジー推論器と、入力
信号を特徴データとして所定のタイミングで各ファジー
推論器に与える特徴データ転送手段と、各ファジー推論
器より得られる推論結果を分割したファジールール数に
基づいて平均化処理を行って出力する重心演算処理手段
と、を具備することを特徴とするものである。

【０００７】

【作用】このような特徴を有する本発明によれば、動作
の開始時にプログラムメモリに保持されている全てのメ
ンバーシップ関数が夫々複数のファジー推論器に与えら
れ、又保持されているファジールールが分割されて各フ
ァジー推論器に与えられる。そして分割されたファジー
ルールに基づいて特徴データ転送手段から得られた特徴
データによって各ファジー推論器がファジー推論を実行
する。こうして得られたファジー推論結果を分割したフ
ァジールール数に応じた重み付けをして重心演算処理を
行い、推論結果を出力するようにしている。

【０００８】

【実施例】図１は本発明の一実施例によるファジー推論
装置１１の全体構成を示すブロック図であり、前述した
従来例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においてもオンオフ型のセンサやアナロ
グセンサからの入力が入力部である入力インターフェー
ス２を介して信号処理部１２に与えられる。信号処理部
１２はマイクロコンピュータによって実現されており、
内部メモリ１３に加えて入力インターフェース２からの
所定周期毎の信号を特徴データとしてファジー推論器に
転送する特徴データ転送手段１４、及び後述するように
重心演算処理手段１５が設けられる。本実施例において
も信号処理部１２にはメンバーシップ関数とファジール
ールを記憶するプログラムメモリ７、及び本実施例では
２つのファジー推論器１６，１７が接続されている。信
号処理部１２には出力部として出力インターフェース９
が接続され、オンオフ信号又はアナログ制御信号を外部
に出力している。その他の構成は前述した従来例と同様
であり、信号処理部３には動作モードを設定する動作モ
ード設定部４及び知識データを保持するプログラムメモ
リ７が接続されている。

【０００９】次に図２は本実施例のプログラムメモリの
記憶内容を示すメモリマップである。本図に示すように
プログラムメモリは「ＷＷＷＷ」番地から「ＸＸＸＸ−
１」番地まで前件部及び後件部のファジー推論のための
メンバーシップ関数データが保持される。又「ＸＸＸＸ
」から「ＹＹＹＹ」番地まで複数のファジー推論ルール
データ領域が設けられる。この領域は複数のルール１〜
Ｎを保持するものであり、そのルールを２分割して前半
のルール１からルールＭまでのＭ個のデータが「ＸＸＸ
Ｘ」〜「ＺＺＺＺ−１」番地に、ルールＭ＋１からルー
ルＮまでのＮ−Ｍ個のファジールールのデータが「ＺＺ
ＺＺ」〜「ＹＹＹＹ」番地に記憶されている。又このフ
ァジールールを２つに分割したメモリの番地「ＺＺＺＺ
」も同時に記憶しておくものとする。

【００１０】次に本実施例の動作について図３，図４の
フローチャートを用いて説明する。動作を開始するとま
ず図３のステップ２１において初期化処理を行い、ステ
ップ２２に進んでプログラムモードかどうかをチェック
する。動作モード設定部４よりプログラムモードが設定
されている場合には、ステップ２３において上位コンピ
ュータ６よりプログラムの書込コマンドを待受ける。プ
ログラムの書込コマンドが得られればステップ２４に進
んで通信エラーの有無をチェックし、書込コマンドに続
けて与えられたファジー推論の前件部のメンバーシップ
関数（ＭＳＦ）及び後件部のメンバーシップ関数データ
と、ファジールール及びファジールールを分割する番地
、即ち図２に示すように分割番地をプログラムメモリ７
に書込む（ステップ２４，　２５）　。そしてステップ
２７に進んでレスポンスを生成してステップ２２に戻る
。又ステップ２４において通信エラーがあれば通信エラ
ー処理を行って（ステップ２８）処理を終える。

【００１１】こうしてプログラムモードにおいてプログ
ラムメモリ７に知識データが書込まれた後、動作モード
設定部４によって動作モードをランモードとする。そう
すればステップ３１に進んでモードの変更を終えた直後
かどうかをチェックする。モード変更直後であればステ
ップ３２においてプログラムメモリ７に保持されている
知識データのうち前件部及び後件部のメンバーシップ関
数データ（ＭＳＦ）を第１のファジー推論器１６に転送
し、続いてファジールールのうち前半、即ちルール１か
らルールＭのＭ個のファジールールを第１のファジー推
論器１６に転送する。次いでステップ３３において知識
データのうち前件部及び後件部のメンバーシップ関数デ
ータを第２のファジー推論器１７に転送し、ファジール
ールのうち後半、即ちファジールールＭ＋１からファジ
ールールＮまでのデータを第２のファジー推論器１７に
転送する（ステップ３３）　。ステップ３４に進んでセ
ンサからの入力を読込む。そしてセンサ入力の読込みが
完了すればルーチン３５に進んで読込まれたセンサ入力
から特徴データの演算・生成を行う。そしてステップ３
６に進み特徴データを第１，第２のファジー推論器１６
，１７に転送する。そしてステップ３７，３８に進んで
推論を実行させ推論の完了を待受ける。

【００１２】図５（ａ），（ｂ）は例えば第１のファジ
ー推論器１６によるファジー推論処理を示しており、選
択された適合度から後件部のメンバーシップ関数に制限
をかけて図５（ａ）の台形状のメンバーシップ関数を得
ている。そしてこのメンバーシップ関数のＭＡＸ合成処
理によって重ね合わせられ、重心演算処理をすることに
より図５（ｂ）に示す出力Ａ１が得られる。又第２のフ
ァジー推論器１７においても同様にして、後件部のメン
バーシップ関数の選択された適合度に制限をかけて図５
（ｃ）に示す台形状のメンバーシップ関数を得る。そし
てＭＡＸ合成処理の後重心演算を行うことによって、図
５（ｄ）に示す出力Ａ２が得られる。これらの重心演算
出力Ａ１，Ａ２が信号処理部１２側に得られる。第１，
第２のファジー推論器１６，１７によるファジー推論が
完了すれば、ルーチン３９に進んでこれらの推論結果に
基づいて重心演算処理を行う。この重心演算処理は図５
（ｅ）に示すように、第１のファジー推論器１６にＭ個
、第２のファジー推論器１７にＮ−Ｍ個のファジールー
ルを転送してファジー推論が実行されたとすれば、その
ルール数に対応させた平均処理、即ちＡＯＵＴ　＝（Ｍ
／Ｎ）×Ａ１＋｛（Ｎ−Ｍ）／Ｎ｝×Ａ２として算出す
る。こうしてルール数に対応した重み付けによって重心
演算処理を実行した後、ステップ４０において制御信号
を出力する。ここで信号処理部１２はステップ３４〜３
６において入力部からセンサ入力を読込んで特徴データ
を生成し、各ファジー推論器に転送する特徴データ転送
手段１４の機能を達成しており、ステップ３７〜ルーチ
ン３９において複数のファジー推論器から得られる推論
結果に基づき、ルール数による重み付けによって重心を
演算する重心演算処理手段１５の機能を達成している。

【００１３】尚本実施例は２つのファジー推論器を用い
てルールを分割したファジー推論を実行するようにして
いるが、ルール数の増加に合わせて更に多数のファジー
推論器を設けてファジー推論を実行させることもできる
。こうすれば各ファジー推論器でのファジー推論を極め
て高速に行うことができ、ファジー推論処理を高速化す
ることが可能となる。

【００１４】

【発明の効果】以上詳細に説明したように本発明によれ
ば、プログラムメモリに保持されたファジールールを夫
々分割して複数のファジー推論器に与えてファジー推論
を実行させるようにしているため、ファジー推論を高速
化することができる。又ファジールールが多い場合にも
、複数のファジー推論器に分割したルールを与えること
によって並列処理が行われ、高速でファジー推論を実行
することができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例によるファジー推論装置の構
成を示すブロック図である。

【図２】本実施例のプログラムメモリの内容を示すメモ
リマップである。

【図３】本実施例の動作を示すフローチャート（その１
）である。

【図４】本実施例の動作を示すフローチャート（その２
）である。

【図５】本実施例による第１，第２のファジー推論器に
よる重心演算処理及びその出力に基づいた重心演算処理
を示す概略図である。

【図６】従来のファジー推論装置の一例を示すブロック
図である。

【符号の説明】

２　　入力インターフェース ４　　動作モード設定部 ５　　通信インターフェース ７　　プログラムメモリ ９　　出力インターフェース １１　　ファジー推論装置 １２　　信号処理部 １３　　内部メモリ １４　　特徴データ転送手段 １５　　重心演算処理手段 １６　　第１のファジー推論器 １７　　第２のファジー推論器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力に基づいてファジー推論を行い推
   論結果を出力するファジー推論装置であって、メンバー
   シップ関数及びファジールールを記憶するプログラムメ
   モリと、動作開始時に前記プログラムメモリの全てのメ
   ンバーシップ関数及び分割したファジールールが夫々転
   送され、与えられた特徴データに基づいてファジー推論
   を行う複数のファジー推論器と、前記入力信号を特徴デ
   ータとして所定のタイミングで前記各ファジー推論器に
   与える特徴データ転送手段と、前記各ファジー推論器よ
   り得られる推論結果を分割したファジールール数に基づ
   いて平均化処理を行って出力する重心演算処理手段と、
   を具備することを特徴とするファジー推論装置。