JPH04342152A - 半導体測定装置 - Google Patents
半導体測定装置Info
- Publication number
- JPH04342152A JPH04342152A JP14136491A JP14136491A JPH04342152A JP H04342152 A JPH04342152 A JP H04342152A JP 14136491 A JP14136491 A JP 14136491A JP 14136491 A JP14136491 A JP 14136491A JP H04342152 A JPH04342152 A JP H04342152A
- Authority
- JP
- Japan
- Prior art keywords
- probe needle
- measuring device
- semiconductor measuring
- gate electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000523 sample Substances 0.000 claims abstract description 45
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 229920000535 Tan II Polymers 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体測定装置に関し、
特に高周波ＦＥＴのパルス応答特性をウェハ上で測定す
る半導体測定装置に関する。
特に高周波ＦＥＴのパルス応答特性をウェハ上で測定す
る半導体測定装置に関する。
【０００２】
【従来の技術】まず従来の技術について図面を参照して
説明する。図５〜図７は従来の半導体測定装置のプロー
ブ針部分の拡大図である。図５〜図６において、１はＦ
ＥＴの形成されたチップであり、その表面上には入力側
がソース電極１ａ−ゲート電極１ｂ−ソース電極１ａの
順に、また、出力側はソース電極１ａ−ドレイン電極１
ｃ−ソース電極１ａの順に電極パッドが形成されている
。図７に示されているようにプローブ針５，６は接地線
７と信号線８とを有しており、セラミック基板の裏面に
コプレーナ型伝送線路を形成して構成されている。これ
らプローブ針６，７はＦＥＴの電極パッド１ａ〜１ｃに
対して図５に示すように接続される。
説明する。図５〜図７は従来の半導体測定装置のプロー
ブ針部分の拡大図である。図５〜図６において、１はＦ
ＥＴの形成されたチップであり、その表面上には入力側
がソース電極１ａ−ゲート電極１ｂ−ソース電極１ａの
順に、また、出力側はソース電極１ａ−ドレイン電極１
ｃ−ソース電極１ａの順に電極パッドが形成されている
。図７に示されているようにプローブ針５，６は接地線
７と信号線８とを有しており、セラミック基板の裏面に
コプレーナ型伝送線路を形成して構成されている。これ
らプローブ針６，７はＦＥＴの電極パッド１ａ〜１ｃに
対して図５に示すように接続される。
【０００３】図８は従来の測定装置のパルス応答測定系
の等価回路図である。ＦＥＴ１のドレイン電極１ｃは裏
面コプレーナ型プローブ針３と５０Ω同軸線４１を経て
、接続点Ｂにおいて５０Ω負荷抵抗４に接続されている
。負荷抵抗４の他端はドレインバイアス電源７に接続さ
れる。接続点Ｂでの電圧を観測するために、プローブ抵
抗として４５０Ωの抵抗５がＢ点に接続され、プローブ
抵抗５の他端は５０Ωの入力インピーダンスのオシロス
コープ６に接続される。
の等価回路図である。ＦＥＴ１のドレイン電極１ｃは裏
面コプレーナ型プローブ針３と５０Ω同軸線４１を経て
、接続点Ｂにおいて５０Ω負荷抵抗４に接続されている
。負荷抵抗４の他端はドレインバイアス電源７に接続さ
れる。接続点Ｂでの電圧を観測するために、プローブ抵
抗として４５０Ωの抵抗５がＢ点に接続され、プローブ
抵抗５の他端は５０Ωの入力インピーダンスのオシロス
コープ６に接続される。
【０００４】ＦＥＴ１のゲート電極は、裏面コプレーナ
型プローブ針２によりＡ点に接続される。Ａ点は同軸線
により入力インピーダンス５０Ωのパルスパターンジェ
ネレータ９に接続され、また５０Ω終端抵抗５０を介し
て接地される。
型プローブ針２によりＡ点に接続される。Ａ点は同軸線
により入力インピーダンス５０Ωのパルスパターンジェ
ネレータ９に接続され、また５０Ω終端抵抗５０を介し
て接地される。
【０００５】この測定系においてパルスパターンジェネ
レータ９でパルス波を発生し、ＦＥＴ１のゲート電極に
パルス波を印加すると、ドレイン電流の応答は負荷抵抗
４によりＢ点の電圧変化として観測される。
レータ９でパルス波を発生し、ＦＥＴ１のゲート電極に
パルス波を印加すると、ドレイン電流の応答は負荷抵抗
４によりＢ点の電圧変化として観測される。
【０００６】Ｂ点には４５０Ωのプローブ抵抗と５０Ω
のオシロスコープの抵抗とを合わせて５００Ωの抵抗が
接続されているので、オシロスコープでは５００Ω：５
０Ω＝１０：１の比でＢ点の電圧変化を観測することが
できる。
のオシロスコープの抵抗とを合わせて５００Ωの抵抗が
接続されているので、オシロスコープでは５００Ω：５
０Ω＝１０：１の比でＢ点の電圧変化を観測することが
できる。
【０００７】
【発明が解決しようとする課題】ＦＥＴ１のゲート電極
は、通常、高インピーダンスのため、５０Ωの終端抵抗
はゲート電極のなるべく直近でなければ、インピーダン
スの不整合により発生する反射波により、パルス応答特
性の正確な観測ができない。
は、通常、高インピーダンスのため、５０Ωの終端抵抗
はゲート電極のなるべく直近でなければ、インピーダン
スの不整合により発生する反射波により、パルス応答特
性の正確な観測ができない。
【０００８】しかるに、この従来の半導体測定装置では
、５０Ω終端抵抗１０が接続されているＡ点と、ＦＥＴ
のゲート電極とが裏面コプレーナ型のプローブ針２で接
続されており、この距離は、通常、数ｍｍもあるので、
上述のインピーダンス不整合に起因する反射波により、
パルス応答特性の正確な観測ができないという問題点が
あった。
、５０Ω終端抵抗１０が接続されているＡ点と、ＦＥＴ
のゲート電極とが裏面コプレーナ型のプローブ針２で接
続されており、この距離は、通常、数ｍｍもあるので、
上述のインピーダンス不整合に起因する反射波により、
パルス応答特性の正確な観測ができないという問題点が
あった。
【０００９】
【課題を解決するための手段】本発明の要旨は半導体チ
ップ上に形成された電界効果トランジスタの特性測定に
使用され、基板上に形成されたコプレーナ型伝送線より
なるプローブ針を含む半導体測定装置において、電界効
果型トランジスタのゲート電極に接続されるプローブ針
の基板の両面にコプレーナ型伝送線路を形成し、基板の
側面で両面のコプレーナ型伝送線路のそれぞれの信号線
と接地線を接続するとともに、基板表面の信号線と接地
線との間に薄膜抵抗を形成したことである。
ップ上に形成された電界効果トランジスタの特性測定に
使用され、基板上に形成されたコプレーナ型伝送線より
なるプローブ針を含む半導体測定装置において、電界効
果型トランジスタのゲート電極に接続されるプローブ針
の基板の両面にコプレーナ型伝送線路を形成し、基板の
側面で両面のコプレーナ型伝送線路のそれぞれの信号線
と接地線を接続するとともに、基板表面の信号線と接地
線との間に薄膜抵抗を形成したことである。
【００１０】
【発明の作用】本発明に係るプローブ針は測定対象とな
る電界効果型トランジスタのゲート電極に接続され、プ
ローブ針を介して入力信号を電界効果型トランジスタに
供給する。プローブ針上の薄膜抵抗とゲート電極とは極
めて接近しており、インピーダンス不整合に起因する反
射波は発生しない。
る電界効果型トランジスタのゲート電極に接続され、プ
ローブ針を介して入力信号を電界効果型トランジスタに
供給する。プローブ針上の薄膜抵抗とゲート電極とは極
めて接近しており、インピーダンス不整合に起因する反
射波は発生しない。
【００１１】
【実施例】次に本発明の実施例を図面を参照して説明す
る。図１は本発明の一実施例の半導体測定装置のプロー
ブ針１０を示す拡大図である。図２〜図３はプローブ針
１０，１１をＦＥＴの形成されたチップ１２に接触させ
た状態を示している。図２〜図３において、ＦＥＴチッ
プ１２はその表面上に、入力側はソース電極１２ａ−ゲ
ート電極１２ａ−ソース電極１２ａの順に、また出力側
はソース電極１２ａ−ドレイン電極１２ｃ−ソース電極
１２ａの順に電極パッドが形成されている。
る。図１は本発明の一実施例の半導体測定装置のプロー
ブ針１０を示す拡大図である。図２〜図３はプローブ針
１０，１１をＦＥＴの形成されたチップ１２に接触させ
た状態を示している。図２〜図３において、ＦＥＴチッ
プ１２はその表面上に、入力側はソース電極１２ａ−ゲ
ート電極１２ａ−ソース電極１２ａの順に、また出力側
はソース電極１２ａ−ドレイン電極１２ｃ−ソース電極
１２ａの順に電極パッドが形成されている。
【００１２】入力側のプローブ針１０はセラミック基板
の表・裏の両面にコプレーナ型伝送線路を形成し、基板
側面でコプレーナ型伝送線路のそれぞれの信号線１０ｂ
と接地線１０ｃを接続し、基板表面の信号線１０ｂと２
本の接地線１０ｃとの間にそれぞれ、例えばＴａＮ２等
の薄膜抵抗１０ａを形成して構成されている。
の表・裏の両面にコプレーナ型伝送線路を形成し、基板
側面でコプレーナ型伝送線路のそれぞれの信号線１０ｂ
と接地線１０ｃを接続し、基板表面の信号線１０ｂと２
本の接地線１０ｃとの間にそれぞれ、例えばＴａＮ２等
の薄膜抵抗１０ａを形成して構成されている。
【００１３】この薄膜抵抗１０ａの抵抗値をそれぞれ１
００Ωに設定すると、ゲート電極１２ｂへの信号線１０
ｂは、ゲート電極直近で折り返され５０Ωに終端される
ことになる。
００Ωに設定すると、ゲート電極１２ｂへの信号線１０
ｂは、ゲート電極直近で折り返され５０Ωに終端される
ことになる。
【００１４】出力側のプローブ針１１はセラミック基板
の裏面のみにコプレーナ型伝送線路を形成して構成され
ている。これらプローブ針とＦＥＴの電極パッドは図２
〜図３に示すような状態で接続される。
の裏面のみにコプレーナ型伝送線路を形成して構成され
ている。これらプローブ針とＦＥＴの電極パッドは図２
〜図３に示すような状態で接続される。
【００１５】図４はパルス応答測定系の等価回路図であ
る。ＦＥＴ１２ドレイン電極１２ｃは裏面コプレーナ型
プローブ針１１と５０Ω同軸線４１を経て、接続点Ｂに
おいて５０Ωの負荷抵抗４２に接続されている。負荷抵
抗４２の他端はドレインバイアス電源４３に接続される
。接続点Ｂでの電圧を観測するために、プローブ抵抗と
して４５０Ωの抵抗４４がＢ点に接続され、プローブ抵
抗４４の他端は５０Ω入力インピーダンスを有するオシ
ロスコープ４５に接続される。
る。ＦＥＴ１２ドレイン電極１２ｃは裏面コプレーナ型
プローブ針１１と５０Ω同軸線４１を経て、接続点Ｂに
おいて５０Ωの負荷抵抗４２に接続されている。負荷抵
抗４２の他端はドレインバイアス電源４３に接続される
。接続点Ｂでの電圧を観測するために、プローブ抵抗と
して４５０Ωの抵抗４４がＢ点に接続され、プローブ抵
抗４４の他端は５０Ω入力インピーダンスを有するオシ
ロスコープ４５に接続される。
【００１６】ＦＥＴ１２のゲート電極１２ｂは、両面コ
プレーナ型プローブ針１０によりＡ点に接続される。Ａ
点は同軸線４６によりパルスパターンジェネレータ４７
に接続される。この信号線は両面コプレーナ型プローブ
針１０の表面の薄膜抵抗１０ａにより５０Ωに終端され
ている。
プレーナ型プローブ針１０によりＡ点に接続される。Ａ
点は同軸線４６によりパルスパターンジェネレータ４７
に接続される。この信号線は両面コプレーナ型プローブ
針１０の表面の薄膜抵抗１０ａにより５０Ωに終端され
ている。
【００１７】この測定系においてパルスパターンジェネ
レータ９でパルス波を発生し、ＦＥＴ１２のゲート電極
１２ｂにパルス波を印加すると、ドレイン電流の応答は
５０Ω負荷抵抗４２によりＢ点の電圧変化として観測さ
れる。Ｂ点にはプローブとして４５０Ωのプローブ抵抗
４４と５０Ωのオシロスコープ４５の合わせて５００Ω
の抵抗が接続されているので、オシロスコープ４５では
５００Ω：５０Ω＝１０：１の比でＢ点の電圧変化を観
測することができる。
レータ９でパルス波を発生し、ＦＥＴ１２のゲート電極
１２ｂにパルス波を印加すると、ドレイン電流の応答は
５０Ω負荷抵抗４２によりＢ点の電圧変化として観測さ
れる。Ｂ点にはプローブとして４５０Ωのプローブ抵抗
４４と５０Ωのオシロスコープ４５の合わせて５００Ω
の抵抗が接続されているので、オシロスコープ４５では
５００Ω：５０Ω＝１０：１の比でＢ点の電圧変化を観
測することができる。
【００１８】従来の測定系と比較すると、入力信号の折
り返しをプローブ針１０の先端で行い、５０Ωの終端を
行っているため、インピーダンス不整合による反射波は
ほとんど発生しない。
り返しをプローブ針１０の先端で行い、５０Ωの終端を
行っているため、インピーダンス不整合による反射波は
ほとんど発生しない。
【００１９】
【発明の効果】以上説明したように本発明は、プローブ
針上に終端抵抗体を形成したので、入力信号をＦＥＴゲ
ート電極の直近で折り返し終端することができ、インピ
ーダンス不整合による入力信号の反射を抑えることがで
きる。したがって、パルス応答特性の観測において、観
測精度の向上という効果を有する。
針上に終端抵抗体を形成したので、入力信号をＦＥＴゲ
ート電極の直近で折り返し終端することができ、インピ
ーダンス不整合による入力信号の反射を抑えることがで
きる。したがって、パルス応答特性の観測において、観
測精度の向上という効果を有する。
【図１】本発明の一実施例のプローブ針を示す斜視図で
ある。
ある。
【図２】本発明の一実施例のプローブ針とチップとの接
触状態を示す側面図である。
触状態を示す側面図である。
【図３】本発明の一実施例のプローブ針とチップとの接
触状態を示す平面図である。
触状態を示す平面図である。
【図４】本発明の一実施例のプローブ針を用いた測定系
を示す等価回路図である。
を示す等価回路図である。
【図５】従来のプローブ針とチップとの接触状態を示す
平面図である。
平面図である。
【図６】従来のプローブ針とチップとの接触状態を示す
側面図である。
側面図である。
【図７】従来のプローブ針を示す斜視図である。
【図８】従来のプローブ針を使用した測定系を示す等価
回路図である。
回路図である。
１０ 両面コプレーナ型プローブ針
１０ａ 薄膜抵抗
１１ 裏面コプレーナ型プローブ針
１２ チップ
１２ａ ソース電極
１２ｂ ゲート電極
１２ｃ ドレイン電極
Claims (2)
- 【請求項１】 半導体チップ上に形成された電界効果
トランジスタの特性測定に使用され、基板上に形成され
たコプレーナ型伝送線よりなるプローブ針を含む半導体
測定装置において、電界効果型トランジスタのゲート電
極に接続されるプローブ針の基板の両面にコプレーナ型
伝送線路を形成し、基板の側面で両面のコプレーナ型伝
送線路のそれぞれの信号線と接地線を接続するとともに
、基板表面の信号線と接地線との間に薄膜抵抗を形成し
たことを特徴とする半導体測定装置。 - 【請求項２】 上記薄膜抵抗は電界効果型トランジス
タのゲート電極に供給される入力信号系の終端抵抗とし
て機能し、電界効果型トランジスタのドレイン電極に他
のプローブ針を介して出力信号系が接続される請求項１
記載の半導体測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14136491A JPH04342152A (ja) | 1991-05-17 | 1991-05-17 | 半導体測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14136491A JPH04342152A (ja) | 1991-05-17 | 1991-05-17 | 半導体測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342152A true JPH04342152A (ja) | 1992-11-27 |
Family
ID=15290268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14136491A Pending JPH04342152A (ja) | 1991-05-17 | 1991-05-17 | 半導体測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244263A (ja) * | 1992-12-14 | 1994-09-02 | Hughes Aircraft Co | マイクロ波モノリシック集積回路の試験方法及び回路 |
-
1991
- 1991-05-17 JP JP14136491A patent/JPH04342152A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244263A (ja) * | 1992-12-14 | 1994-09-02 | Hughes Aircraft Co | マイクロ波モノリシック集積回路の試験方法及び回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764723A (en) | Wafer probe | |
| JP5580736B2 (ja) | 非接触測定システム | |
| KR100500452B1 (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
| JPH01165968A (ja) | ウエハプロービング装置 | |
| JPH0528903B2 (ja) | ||
| JPH06334004A (ja) | マイクロ波帯用プロービング装置 | |
| JPH04342152A (ja) | 半導体測定装置 | |
| JPS62290144A (ja) | 半導体ウエ−ハ用プロ−ブ装置 | |
| JPS623385B2 (ja) | ||
| JP2847309B2 (ja) | プローブ装置 | |
| JPH04299548A (ja) | 半導体測定装置 | |
| JPH0864643A (ja) | 高周波集積回路装置および高周波測定システム | |
| JP2568495B2 (ja) | 半導体装置 | |
| JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
| JP2001296314A (ja) | 同軸型コンタクトプローブ | |
| JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2956827B2 (ja) | 集積回路装置 | |
| JPS62115783A (ja) | 半導体装置 | |
| JPS623906B2 (ja) | ||
| JPH06324080A (ja) | Ｒｆプローブヘッド | |
| JPH03196540A (ja) | マイクロ波ウエハプローブ | |
| JPH01158745A (ja) | ウエハプローブ | |
| JP3852589B2 (ja) | マイクロ波集積回路、誘電体基板 | |
| JPH08160084A (ja) | 高周波用半導体デバイスの特性測定方法およびそのための測定用パターン | |
| JPH02242165A (ja) | プローブユニット |