JPH04344573A - Ｃａｄシステムにおける配線処理方式 - Google Patents
Ｃａｄシステムにおける配線処理方式Info
- Publication number
- JPH04344573A JPH04344573A JP3116445A JP11644591A JPH04344573A JP H04344573 A JPH04344573 A JP H04344573A JP 3116445 A JP3116445 A JP 3116445A JP 11644591 A JP11644591 A JP 11644591A JP H04344573 A JPH04344573 A JP H04344573A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pin
- wiring pattern
- load
- load pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＣＡＤシステムにおける
配線処理方式に関し、特にＬＳＩ，プリント基板等の配
線設計におけるＣＡＤシステムにおける配線処理方式に
関する。
配線処理方式に関し、特にＬＳＩ，プリント基板等の配
線設計におけるＣＡＤシステムにおける配線処理方式に
関する。
【０００２】
【従来の技術】従来、ＬＳＩ，プリント基板等の配線設
計においては、ネットのソースピンとロードピンとの区
別を意識せずに、配線禁止領域を考慮して接続される２
点間のピンとピンとの間の距離が最も短くなるように配
線していた。
計においては、ネットのソースピンとロードピンとの区
別を意識せずに、配線禁止領域を考慮して接続される２
点間のピンとピンとの間の距離が最も短くなるように配
線していた。
【０００３】なお、参考文献としては、ブイ・エル・エ
ス・アイ・デザイン（ＶＬＳＩ ＤＥＳＩＧＮ），４
月号，１９８４年，第３５頁〜第４３頁がある。
ス・アイ・デザイン（ＶＬＳＩ ＤＥＳＩＧＮ），４
月号，１９８４年，第３５頁〜第４３頁がある。
【０００４】
【発明が解決しようとする課題】上述した従来のＣＡＤ
システムにおける配線処理方式は、ファンアウトが２以
上のネットを配線する場合、ロードピンでの電気信号の
反射を考慮すると、最大遅延時間は、ソースピンから、
ソースピンより一番離れているロードピンまでの配線長
と、前記配線より分岐されるロードピンから分岐点まで
の配線長との和に比例するので、ソースピンの近くで分
岐する場合に比較してロードピンの近くで分岐した方が
最大遅延時間が小さくなる。しかし、上述した従来の方
法では、ソースピンの近くで分岐することもあり、その
ときには、ロードピンの近くで分岐する場合に比較して
最大遅延時間が大きくなってしまうという欠点を有して
いた。
システムにおける配線処理方式は、ファンアウトが２以
上のネットを配線する場合、ロードピンでの電気信号の
反射を考慮すると、最大遅延時間は、ソースピンから、
ソースピンより一番離れているロードピンまでの配線長
と、前記配線より分岐されるロードピンから分岐点まで
の配線長との和に比例するので、ソースピンの近くで分
岐する場合に比較してロードピンの近くで分岐した方が
最大遅延時間が小さくなる。しかし、上述した従来の方
法では、ソースピンの近くで分岐することもあり、その
ときには、ロードピンの近くで分岐する場合に比較して
最大遅延時間が大きくなってしまうという欠点を有して
いた。
【０００５】本発明の目的は、できるかぎり分岐点をロ
ードピンの近くに配置させることができ、ネットの最大
遅延時間を小さくすることができるＣＡＤシステムにお
ける配線処理方式を提供することにある。
ードピンの近くに配置させることができ、ネットの最大
遅延時間を小さくすることができるＣＡＤシステムにお
ける配線処理方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明のＣＡＤシステム
における配線処理方式は、ＬＳＩ及びプリント基板を含
む配線設計におけるファンアウトが１を越えた数のネッ
トを配線する場合のＣＡＤシステムにおける配線処理方
式であって、（Ａ）論理情報及びブロックの配置情報と
ブロックごとの端子位置情報とを記憶する記憶手段、（
Ｂ）対象ネットのソースピンと第１のロードピンとの間
を結ぶ配線パターンについて、前記ソースピンからの電
気信号が前記第１のロードピンで反射することを考慮し
てパターン上の各点のコスト付けを行って第１のコスト
付けデータを生成し、次に第２のロードピンから前記配
線パターン上の各点までのコスト付けを行って第２のコ
スト付けデータを生成し、次に前記第１のコスト付けデ
ータと第２のコスト付けデータとを合計して、合計コス
トの最小の点を前記配線パターンから前記第２のロード
ピンへの分岐点として設定するというように、残りの他
のロードピンについても、順次前記配線パターンから前
記残りの他のロードピンへ分岐する分岐点を求めていく
コスト付け手段、（Ｃ）前記ソースピンと第１のロード
ピンとの間の配線パターンを配線し、次に前記コスト付
け手段により求められた、前記各ロードピンに対する分
岐点情報に基づき、前記配線パターンから各ロードピン
へ分岐される配線パターンを配線する配線手段、を備え
、前記記憶手段の論理情報及びブロックの配置情報とブ
ロックごとの端子位置情報とから、前記対象ネットのソ
ースピンと１を越えた数のロードピンとの位置をそれぞ
れ求め、前記ロードピンの中から、あらかじめ定められ
た基準に従って前記第１のロードピンを選択して、前記
ソースピンと第１のロードピンとの間の配線パターン及
び前記配線パターンから残りの各ロードピンへ分岐され
る配線パターンを配線するように構成されている。
における配線処理方式は、ＬＳＩ及びプリント基板を含
む配線設計におけるファンアウトが１を越えた数のネッ
トを配線する場合のＣＡＤシステムにおける配線処理方
式であって、（Ａ）論理情報及びブロックの配置情報と
ブロックごとの端子位置情報とを記憶する記憶手段、（
Ｂ）対象ネットのソースピンと第１のロードピンとの間
を結ぶ配線パターンについて、前記ソースピンからの電
気信号が前記第１のロードピンで反射することを考慮し
てパターン上の各点のコスト付けを行って第１のコスト
付けデータを生成し、次に第２のロードピンから前記配
線パターン上の各点までのコスト付けを行って第２のコ
スト付けデータを生成し、次に前記第１のコスト付けデ
ータと第２のコスト付けデータとを合計して、合計コス
トの最小の点を前記配線パターンから前記第２のロード
ピンへの分岐点として設定するというように、残りの他
のロードピンについても、順次前記配線パターンから前
記残りの他のロードピンへ分岐する分岐点を求めていく
コスト付け手段、（Ｃ）前記ソースピンと第１のロード
ピンとの間の配線パターンを配線し、次に前記コスト付
け手段により求められた、前記各ロードピンに対する分
岐点情報に基づき、前記配線パターンから各ロードピン
へ分岐される配線パターンを配線する配線手段、を備え
、前記記憶手段の論理情報及びブロックの配置情報とブ
ロックごとの端子位置情報とから、前記対象ネットのソ
ースピンと１を越えた数のロードピンとの位置をそれぞ
れ求め、前記ロードピンの中から、あらかじめ定められ
た基準に従って前記第１のロードピンを選択して、前記
ソースピンと第１のロードピンとの間の配線パターン及
び前記配線パターンから残りの各ロードピンへ分岐され
る配線パターンを配線するように構成されている。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明のＣＡＤシステムにおける配
線処理方式の一実施例を示すブロック図である。
線処理方式の一実施例を示すブロック図である。
【０００９】図１に示す本実施例のＣＡＤシステムにお
ける配線処理方式は、論理情報及びブロックの配置情報
とブロックごとの端子位置情報とを記憶する記憶手段１
０４、対象ネットのソースピンと複数のロードピンの中
から選択されたロードピンとの間を結ぶ配線パターンに
ついて、ソースピンからの電気信号がロードピンで反射
することを考慮し、パターンを点の集合と考えてパター
ン上の各点のコスト付けを行ってコスト付けデータを生
成し、次に選択されたロードピンから配線パターン上の
各点までのコスト付けを行ってコスト付けデータを生成
し、前に求めたコスト付けデータと２番目に選択された
ロードピンから、配線パターン上の各点までのコスト付
けを行って得られたコスト付けデータとを合計して、合
計コストの最小の点を、配線パターンから２番目に選択
されたロードピンへの分岐点として設定するというよう
に、他のロードピンについても、順次配線パターンから
そのロードピンへ分岐する分岐点を求めていくコスト付
け手段１０２、ソースピンと最初に選択されたロードピ
ンとの間の配線パターンを配線し、次にコスト付け手段
１０２により求められた、残りの各ロードピンに対する
分岐点情報に基づき、配線パターンから各ロードピンへ
分岐される配線パターンを配線する配線手段１０３、記
憶手段１０４の論理情報及びブロックの配置情報とブロ
ックごとの端子位置情報を読み出し、対象ネットのソー
スピン及び複数のロードピンの位置をそれぞれ求め、そ
のロードピンの中から、ソースピンより一番遠い上記最
初のロードピンを選択し、かつ上記手段を制御する制御
手段１０１から構成されている。
ける配線処理方式は、論理情報及びブロックの配置情報
とブロックごとの端子位置情報とを記憶する記憶手段１
０４、対象ネットのソースピンと複数のロードピンの中
から選択されたロードピンとの間を結ぶ配線パターンに
ついて、ソースピンからの電気信号がロードピンで反射
することを考慮し、パターンを点の集合と考えてパター
ン上の各点のコスト付けを行ってコスト付けデータを生
成し、次に選択されたロードピンから配線パターン上の
各点までのコスト付けを行ってコスト付けデータを生成
し、前に求めたコスト付けデータと２番目に選択された
ロードピンから、配線パターン上の各点までのコスト付
けを行って得られたコスト付けデータとを合計して、合
計コストの最小の点を、配線パターンから２番目に選択
されたロードピンへの分岐点として設定するというよう
に、他のロードピンについても、順次配線パターンから
そのロードピンへ分岐する分岐点を求めていくコスト付
け手段１０２、ソースピンと最初に選択されたロードピ
ンとの間の配線パターンを配線し、次にコスト付け手段
１０２により求められた、残りの各ロードピンに対する
分岐点情報に基づき、配線パターンから各ロードピンへ
分岐される配線パターンを配線する配線手段１０３、記
憶手段１０４の論理情報及びブロックの配置情報とブロ
ックごとの端子位置情報を読み出し、対象ネットのソー
スピン及び複数のロードピンの位置をそれぞれ求め、そ
のロードピンの中から、ソースピンより一番遠い上記最
初のロードピンを選択し、かつ上記手段を制御する制御
手段１０１から構成されている。
【００１０】なお、上記の説明での“コスト”とは、ソ
ースピン，ロードピン，配線パターン及び分岐点の相互
間の距離を測り、得られた数値を用いて配線パターン上
の各点の重み付けを行ったとき得られた重み付けの値を
示す。
ースピン，ロードピン，配線パターン及び分岐点の相互
間の距離を測り、得られた数値を用いて配線パターン上
の各点の重み付けを行ったとき得られた重み付けの値を
示す。
【００１１】次に、動作を説明する。
【００１２】図２は、結線されていないロードピンを起
点にし配線パターンを目標にして迷路法の前進探索を行
った状態を示す図である。
点にし配線パターンを目標にして迷路法の前進探索を行
った状態を示す図である。
【００１３】図１に示す本実施例のＣＡＤシステムにお
ける配線処理方式の動作は、ファンアウトが２以上のネ
ットを配線対象とするが、ここでは図２に示すように、
ソースピンが１個で、ロードピンが２個の場合について
説明する。
ける配線処理方式の動作は、ファンアウトが２以上のネ
ットを配線対象とするが、ここでは図２に示すように、
ソースピンが１個で、ロードピンが２個の場合について
説明する。
【００１４】図１において、制御手段１０１は、記憶手
段１０４から対象のネットの論理情報を取り出しソース
ピン及びロードピンを求める。次に、ブロックの配置情
報及びブロックごとのピン位置情報を取り出し、対象ネ
ットのピンの位置を求める。そして、ピンの位置が求め
られたならば、図２の２つのロードピン２０２，２０３
の中から、ソースピンより一番遠いロードピンを選び出
す。すなわち、ここではロードピン２つのうち、ロード
ピン２０２を選択した場合を例にとって説明する。
段１０４から対象のネットの論理情報を取り出しソース
ピン及びロードピンを求める。次に、ブロックの配置情
報及びブロックごとのピン位置情報を取り出し、対象ネ
ットのピンの位置を求める。そして、ピンの位置が求め
られたならば、図２の２つのロードピン２０２，２０３
の中から、ソースピンより一番遠いロードピンを選び出
す。すなわち、ここではロードピン２つのうち、ロード
ピン２０２を選択した場合を例にとって説明する。
【００１５】次に、制御手段１０１は、配線手段１０３
を起動する。起動した配線手段１０３は、選び出された
ロードピン２０２とソースピン２０１との間に配線パタ
ーン２０７を配線する。そして、制御手段１０１は、コ
スト付け手段１０２を起動する。起動されたコスト付け
手段１０２は、ソースピン２０１とロードピン２０２と
を結ぶ配線パターン２０７に対するコスト付けを行う。
を起動する。起動した配線手段１０３は、選び出された
ロードピン２０２とソースピン２０１との間に配線パタ
ーン２０７を配線する。そして、制御手段１０１は、コ
スト付け手段１０２を起動する。起動されたコスト付け
手段１０２は、ソースピン２０１とロードピン２０２と
を結ぶ配線パターン２０７に対するコスト付けを行う。
【００１６】ここで、コスト付けを行うにあたって電気
信号の遅延時間について考えると、ロードピン２０２で
は電気信号の反射がおこることを考慮して、ソースピン
２０１からロードピン２０２までの遅延時間に、ロード
ピン２０２から分岐点までの遅延時間を加えた遅延時間
を考える必要がある。いま、単位長さ当りの遅延時間を
一定とすると、遅延時間は、配線長に比例するので、配
線パターン２０７を点の集合として扱い、ソースピン２
０１からロードピン２０２までの配線長に、ロードピン
２０２から分岐点までの配線長を加えた値をその点の距
離として算出し、この値を使用してコスト付けを行うこ
とができる。このようにして求められた、配線パターン
上の各点のコストが図３に示されている。図３において
、ロードピン２０２の位置でのパターン上のコストは、
“１８”となっており、ソースピン２０１の位置でのパ
ターン上のコストは、“３６”となっているが、ソース
ピン２０１の位置でのパターン上のコストは、ソースピ
ン２０１からロードピン２０２までの距離に対応するコ
スト（“１８”）と、ロードピン２０２から分岐点（こ
の場合はソースピン２０１自身）までの距離に対応する
コスト（“１８”）とが加算されている。なお、図３に
おける配線禁止領域は、配線が通過できない領域である
。
信号の遅延時間について考えると、ロードピン２０２で
は電気信号の反射がおこることを考慮して、ソースピン
２０１からロードピン２０２までの遅延時間に、ロード
ピン２０２から分岐点までの遅延時間を加えた遅延時間
を考える必要がある。いま、単位長さ当りの遅延時間を
一定とすると、遅延時間は、配線長に比例するので、配
線パターン２０７を点の集合として扱い、ソースピン２
０１からロードピン２０２までの配線長に、ロードピン
２０２から分岐点までの配線長を加えた値をその点の距
離として算出し、この値を使用してコスト付けを行うこ
とができる。このようにして求められた、配線パターン
上の各点のコストが図３に示されている。図３において
、ロードピン２０２の位置でのパターン上のコストは、
“１８”となっており、ソースピン２０１の位置でのパ
ターン上のコストは、“３６”となっているが、ソース
ピン２０１の位置でのパターン上のコストは、ソースピ
ン２０１からロードピン２０２までの距離に対応するコ
スト（“１８”）と、ロードピン２０２から分岐点（こ
の場合はソースピン２０１自身）までの距離に対応する
コスト（“１８”）とが加算されている。なお、図３に
おける配線禁止領域は、配線が通過できない領域である
。
【００１７】また、ロードピン２０３からのコストも、
図３にはロードピン２０３からのコストとして示されて
いるが。これは、次のようにして求められる。すなわち
、コスト付け手段１０２により、ロードピン２０３を起
点にして配線アルゴリズムの１つである迷路法の前進探
索を行い、図２に示すように、ロードピン２０３からの
距離を表わしているラベル値（１から１６までの数字で
示されている）を求める。これをソースピン２０１とロ
ードピン２０２とを結ぶ配線パターン２０７の全ての点
に到達するまで行う。次に、配線パターン２０７上のラ
ベル値をロードピン２０３からのコストとし、先に求め
たパターン上の各点のコストに加え、この値を配線パタ
ーン２０７の各点の合計コストとする。その結果配線パ
ターン２０７の各点の合計コストは図３のようになる。
図３にはロードピン２０３からのコストとして示されて
いるが。これは、次のようにして求められる。すなわち
、コスト付け手段１０２により、ロードピン２０３を起
点にして配線アルゴリズムの１つである迷路法の前進探
索を行い、図２に示すように、ロードピン２０３からの
距離を表わしているラベル値（１から１６までの数字で
示されている）を求める。これをソースピン２０１とロ
ードピン２０２とを結ぶ配線パターン２０７の全ての点
に到達するまで行う。次に、配線パターン２０７上のラ
ベル値をロードピン２０３からのコストとし、先に求め
たパターン上の各点のコストに加え、この値を配線パタ
ーン２０７の各点の合計コストとする。その結果配線パ
ターン２０７の各点の合計コストは図３のようになる。
【００１８】次に、配線手段１０３が、配線パターン２
０７とロードピン２０３とを結線する。配線パターン２
０７の各点の中で、合計コストが最小となる点をネット
の分岐点とする。図３をみると、分岐点２１０とロード
ピン２０２との間ならばどの点でもコストが“３３”で
最小となりどの点を選択してもよいが、ここではその中
でロードピン２０３からのコストが“１０”で最小とな
っている分岐点２１０を選択する。そして分岐点２１０
を起点として配線禁止領域を避けてロードピン２０３ま
で迷路法の後進探索を行い、図４に示す配線パターン２
０８を求めることができる。
０７とロードピン２０３とを結線する。配線パターン２
０７の各点の中で、合計コストが最小となる点をネット
の分岐点とする。図３をみると、分岐点２１０とロード
ピン２０２との間ならばどの点でもコストが“３３”で
最小となりどの点を選択してもよいが、ここではその中
でロードピン２０３からのコストが“１０”で最小とな
っている分岐点２１０を選択する。そして分岐点２１０
を起点として配線禁止領域を避けてロードピン２０３ま
で迷路法の後進探索を行い、図４に示す配線パターン２
０８を求めることができる。
【００１９】従来の方法では、ロードピン２０２からの
コストを考慮せず、ロードピン２０３からのコストのみ
で分岐点を決定している。このため、図３よりロードピ
ン２０３からのコストが“１０”で最小となる分岐点と
しては、分岐点２１０または分岐点２１１が選ばれる。 従って、配線パターン２０７とロードピン２０３との結
線パターンは、配線パターン２０８または配線パターン
２０９のようになる。ここで、配線パターン２０８が選
択された場合は問題がないが、配線パターン２０８が選
択されると、最大遅延時間が増大してしまう。一方、本
発明の方法で行うと、必ず配線パターン２０８が選択さ
れ、最小の遅延時間を得ることができる。
コストを考慮せず、ロードピン２０３からのコストのみ
で分岐点を決定している。このため、図３よりロードピ
ン２０３からのコストが“１０”で最小となる分岐点と
しては、分岐点２１０または分岐点２１１が選ばれる。 従って、配線パターン２０７とロードピン２０３との結
線パターンは、配線パターン２０８または配線パターン
２０９のようになる。ここで、配線パターン２０８が選
択された場合は問題がないが、配線パターン２０８が選
択されると、最大遅延時間が増大してしまう。一方、本
発明の方法で行うと、必ず配線パターン２０８が選択さ
れ、最小の遅延時間を得ることができる。
【００２０】
【発明の効果】以上説明したように、本発明のＣＡＤシ
ステムにおける配線処理方式は、ネットのソースピンと
ロードピンとを意識して配線を行うために、ロードピン
で電気信号の反射を考慮してロードピンからの配線長を
配線時のコストに反映させることにより、できるかぎり
分岐点をロードピンの近くに配置させることができ、ネ
ットの最大遅延時間を小さくすることができるという効
果を有している。
ステムにおける配線処理方式は、ネットのソースピンと
ロードピンとを意識して配線を行うために、ロードピン
で電気信号の反射を考慮してロードピンからの配線長を
配線時のコストに反映させることにより、できるかぎり
分岐点をロードピンの近くに配置させることができ、ネ
ットの最大遅延時間を小さくすることができるという効
果を有している。
【図１】本発明のＣＡＤシステムにおける配線処理方式
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【図２】結線されていないロードピンを起点にし配線パ
ターンを目標にして迷路法の前進探索を行った状態を示
す図である。
ターンを目標にして迷路法の前進探索を行った状態を示
す図である。
【図３】図２の各点を結ぶ配線パターン上のコストを示
した図である。
した図である。
【図４】図３に従って求められた配線パターンと従来技
術で求めた場合の配線パターンとの比較を示す図である
。
術で求めた場合の配線パターンとの比較を示す図である
。
１０１ 制御手段
１０２ コスト付け手段
１０３ 配線手段
１０４ 記憶手段
２０１ ソースピン
２０２ ロードピン
２０３ ロードピン
２０７〜２０９ 配線パターン
２１０，２１１ 分岐点
Claims (3)
- 【請求項１】 ＬＳＩ及びプリント基板を含む配線設
計におけるファンアウトが１を越えた数のネットを配線
する場合のＣＡＤシステムにおける配線処理方式であっ
て、（Ａ）論理情報及びブロックの配置情報とブロック
ごとの端子位置情報とを記憶する記憶手段、（Ｂ）対象
ネットのソースピンと第１のロードピンとの間を結ぶ配
線パターンについて、前記ソースピンからの電気信号が
前記第１のロードピンで反射することを考慮してパター
ン上の各点のコスト付けを行って第１のコスト付けデー
タを生成し、次に第２のロードピンから前記配線パター
ン上の各点までのコスト付けを行って第２のコスト付け
データを生成し、次に前記第１のコスト付けデータと第
２のコスト付けデータとを合計して、合計コストの最小
の点を前記配線パターンから前記第２のロードピンへの
分岐点として設定するというように、残りの他のロード
ピンについても、順次前記配線パターンから前記残りの
他のロードピンへ分岐する分岐点を求めていくコスト付
け手段、（Ｃ）前記ソースピンと第１のロードピンとの
間の配線パターンを配線し、次に前記コスト付け手段に
より求められた、前記各ロードピンに対する分岐点情報
に基づき、前記配線パターンから各ロードピンへ分岐さ
れる配線パターンを配線する配線手段、を備え、前記記
憶手段の論理情報及びブロックの配置情報とブロックご
との端子位置情報とから、前記対象ネットのソースピン
と１を越えた数のロードピンとの位置をそれぞれ求め、
前記ロードピンの中から、あらかじめ定められた基準に
従って前記第１のロードピンを選択して、前記ソースピ
ンと第１のロードピンとの間の配線パターン及び前記配
線パターンから残りの各ロードピンへ分岐される配線パ
ターンを配線するように構成されたことを特徴とするＣ
ＡＤシステムにおける配線処理方式。 - 【請求項２】 請求項１記載のＣＡＤシステムにおけ
る配線処理方式において、前記コスト付け手段が、前記
第２のロードピンから前記配線パターン上の各点までの
コスト付けを行って第２のコスト付けデータを生成する
とき、配線アルゴリズムの迷路法により前記第２のロー
ドピンから前記配線パターン上の各点までの前進探索を
行うことを特徴とするＣＡＤシステムにおける配線処理
方式。 - 【請求項３】 請求項１記載のＣＡＤシステムにおけ
る配線処理方式において、前記配線手段が、前記配線パ
ターンから各ロードピンへ分岐される配線パターンを配
線するとき、配線アルゴリズムの迷路法により前記分岐
点から各ロードピンまで後進探索を行うことを特徴とす
るＣＡＤシステムにおける配線処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116445A JPH04344573A (ja) | 1991-05-22 | 1991-05-22 | Ｃａｄシステムにおける配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116445A JPH04344573A (ja) | 1991-05-22 | 1991-05-22 | Ｃａｄシステムにおける配線処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04344573A true JPH04344573A (ja) | 1992-12-01 |
Family
ID=14687292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3116445A Pending JPH04344573A (ja) | 1991-05-22 | 1991-05-22 | Ｃａｄシステムにおける配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04344573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6532583B1 (en) | 1998-06-16 | 2003-03-11 | Fujitsu Limited | Global routing determination method and storage medium |
-
1991
- 1991-05-22 JP JP3116445A patent/JPH04344573A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6532583B1 (en) | 1998-06-16 | 2003-03-11 | Fujitsu Limited | Global routing determination method and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245550A (en) | Apparatus for wire routing of VLSI | |
| JPH04344573A (ja) | Ｃａｄシステムにおける配線処理方式 | |
| JP3229235B2 (ja) | 配線整形方法及び装置、禁止領域半径決定方法及び装置 | |
| US6640332B2 (en) | Wiring pattern decision method considering electrical length and multi-layer wiring board | |
| US7389486B2 (en) | Arc routing system and method | |
| JPH04251961A (ja) | Ｃａｄによる回路ブロックの配置設計方式 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JPH05151316A (ja) | 配線経路決定方法 | |
| JPS6190491A (ja) | 信号遅延を考慮した配線方法 | |
| JP2000509170A (ja) | 画像処理装置 | |
| JPH03121569A (ja) | 部品配置位置決定システム | |
| JPH07325847A (ja) | レイアウト構造決定方法 | |
| JPH04247579A (ja) | 並列自動配線装置および方法 | |
| JP2003288381A (ja) | クロストークノイズ量検証方法及び装置 | |
| JP2790154B2 (ja) | 配線処理方式 | |
| JPH0620010A (ja) | 自動配線装置および方法 | |
| JPH09198423A (ja) | 自動配線方法および自動配線装置 | |
| JPH05251634A (ja) | 集積回路中の機能ブロックの所要領域決定方法 | |
| JPH0962731A (ja) | 配線収容性評価システム | |
| CN121168369A (zh) | 空间降额因子计算方法、装置、电子设备及存储介质 | |
| JP2536119B2 (ja) | 配線処理方式 | |
| JP2782716B2 (ja) | 配置改良方式 | |
| JP2655473B2 (ja) | 対話型配線設計方法 | |
| JPH07113933B2 (ja) | クロック配線設計装置 | |
| JPH03250264A (ja) | 配線規則を考慮した自動配線方法 |