JPH043462A - 半導体抵抗素子 - Google Patents
半導体抵抗素子Info
- Publication number
- JPH043462A JPH043462A JP10385490A JP10385490A JPH043462A JP H043462 A JPH043462 A JP H043462A JP 10385490 A JP10385490 A JP 10385490A JP 10385490 A JP10385490 A JP 10385490A JP H043462 A JPH043462 A JP H043462A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- diffusing
- windows
- region
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体抵抗素子、特に高抵抗素子に関する。
〔従来の技術１
半導体抵抗素子は、−導電型の半導体基板に逆導電型の
不純物を拡散した拡散領域を抵抗体として用い、この拡
散領域に電極端子を設けて、半導体抵抗素子としている
。ここで、半導体基板とはエピタキシアル層を含む意味
の基板である。
不純物を拡散した拡散領域を抵抗体として用い、この拡
散領域に電極端子を設けて、半導体抵抗素子としている
。ここで、半導体基板とはエピタキシアル層を含む意味
の基板である。
第５図、第６図はその１例を示す平面図、およびＣ−Ｃ
断面図である。Ｎ型半導体基板１にＰ型不純物を選択拡
散して、層抵抗２００〜３００Ω／口の拡散領域５を形
成後、新たに形成した絶縁膜２′に設けたコンタクト穴
６に電極７を設けている。この電極７が抵抗端子になる
。なお、図で３は拡散領域５を形成する際の拡散窓のパ
ターン境界を示す。
断面図である。Ｎ型半導体基板１にＰ型不純物を選択拡
散して、層抵抗２００〜３００Ω／口の拡散領域５を形
成後、新たに形成した絶縁膜２′に設けたコンタクト穴
６に電極７を設けている。この電極７が抵抗端子になる
。なお、図で３は拡散領域５を形成する際の拡散窓のパ
ターン境界を示す。
［発明が解決しようとする課題１
上述した抵抗素子は、選択拡散による拡散領域を抵抗体
として使用するので、拡散の濃度プロファイルの関係か
らその層抵抗は２００〜３００Ω／口といった限定され
た領域しかとれない。そのため高抵抗素子を得るために
は、抵抗幅を挾くするか、抵抗長を長くしなければなら
ない。しかし抵抗幅は製造上、最小５μｍ程度までであ
って、この幅で長さを太き（することによっていた。そ
の結果、高抵抗素子を多数必要とする半導体装置では、
抵抗素子の占有面積によりどうしても所要面積が大とな
る欠点があった。
として使用するので、拡散の濃度プロファイルの関係か
らその層抵抗は２００〜３００Ω／口といった限定され
た領域しかとれない。そのため高抵抗素子を得るために
は、抵抗幅を挾くするか、抵抗長を長くしなければなら
ない。しかし抵抗幅は製造上、最小５μｍ程度までであ
って、この幅で長さを太き（することによっていた。そ
の結果、高抵抗素子を多数必要とする半導体装置では、
抵抗素子の占有面積によりどうしても所要面積が大とな
る欠点があった。
本発明の目的は、上記の欠点を除去し、占有面積の小さ
い、高抵抗の半導体抵抗素子を提供することにある。
い、高抵抗の半導体抵抗素子を提供することにある。
１課題を解決するための手段〕
本発明による半導体抵抗素子は、抵抗体として半導体基
板上に選択拡散により形成した拡散領域を用いるもので
あるが、この拡散領域は、半導体基板上の絶縁膜に互い
に分離して形成された、複数の拡散窓からの拡散によっ
て生成された各拡散領域が、拡散時の横方向拡散により
、それぞれ隣接拡散領域と結合することで一体に形成さ
れたものである。
板上に選択拡散により形成した拡散領域を用いるもので
あるが、この拡散領域は、半導体基板上の絶縁膜に互い
に分離して形成された、複数の拡散窓からの拡散によっ
て生成された各拡散領域が、拡散時の横方向拡散により
、それぞれ隣接拡散領域と結合することで一体に形成さ
れたものである。
［作 用 ］
分離された複数の拡散窓の相互間の隣接した間隔を適宜
にとることにより、拡散時の横方向拡散により隣接した
拡散領域を互いに連結することができる。連結部分は、
拡散先端部であるから不純物濃度が低い。したがって一
体に形成された拡散領域を抵抗体とした場合にこの部分
は高い抵抗成分となる。
にとることにより、拡散時の横方向拡散により隣接した
拡散領域を互いに連結することができる。連結部分は、
拡散先端部であるから不純物濃度が低い。したがって一
体に形成された拡散領域を抵抗体とした場合にこの部分
は高い抵抗成分となる。
［実施例］
以下、図面を参照して、本発明の実施例につき説明する
。第１図は第１実施例の平面図、第２図は第１図のＡ−
Ａ断面図である。Ｎ型半導体基板１に、絶縁膜２を形成
後、２つの矩形の拡散窓３Ａ、３Ｂを間隔４として４〜
６μｍあけてエツチングにより形成する。そしてＰ型不
純物を拡散すると、図示のように２つの拡散領域５Ａ、
５Ｂは横方向の拡散によってほぼ間隔４の中央で交差す
る。この交差は、拡散接合の表面からの深さの２倍以下
に間隔４をとることによって実現できる。この交差領域
は、拡散窓３Ａ、３Ｂの位置より外側に横方向に拡散し
た領域であって、拡散プロファイルで、濃度がかなり低
下した領域になるので、拡散領域５Ａ。
。第１図は第１実施例の平面図、第２図は第１図のＡ−
Ａ断面図である。Ｎ型半導体基板１に、絶縁膜２を形成
後、２つの矩形の拡散窓３Ａ、３Ｂを間隔４として４〜
６μｍあけてエツチングにより形成する。そしてＰ型不
純物を拡散すると、図示のように２つの拡散領域５Ａ、
５Ｂは横方向の拡散によってほぼ間隔４の中央で交差す
る。この交差は、拡散接合の表面からの深さの２倍以下
に間隔４をとることによって実現できる。この交差領域
は、拡散窓３Ａ、３Ｂの位置より外側に横方向に拡散し
た領域であって、拡散プロファイルで、濃度がかなり低
下した領域になるので、拡散領域５Ａ。
５Ｂを２００〜３０口Ω／口で形成したときに、この部
分の層抵抗は局所的に２にΩ〜ＩＯＫΩ／口程度になる
。
分の層抵抗は局所的に２にΩ〜ＩＯＫΩ／口程度になる
。
２つの拡散領域５Ａ、５Ｂは結合された一体の拡散領域
を形成し、図示のように新たに形成した絶縁膜２′にコ
ンタクト八６を設け、電極７をこの部分にパターニング
して形成する。
を形成し、図示のように新たに形成した絶縁膜２′にコ
ンタクト八６を設け、電極７をこの部分にパターニング
して形成する。
２つの電極７間の抵抗値は交差領域８が、抵抗体中の高
抵抗部となり、拡散窓３Ａ、３Ｂのそれぞれの外側端の
間の距離をそれ程長くしないでも、抵抗体として高抵抗
をうることができる。
抵抗部となり、拡散窓３Ａ、３Ｂのそれぞれの外側端の
間の距離をそれ程長くしないでも、抵抗体として高抵抗
をうることができる。
上記の実施例では交差領域８は１個であるが、この個数
を複数個とすることができる。第２実施例として、３個
の拡散窓を設け、交差領域を２個とした例を第３図、第
４図に示す。第３図はその平面図、第４図は第３図のＢ
−Ｂ断面図である。交差領域８が２個直列に接続され、
−段と高い抵抗値をうることができる。
を複数個とすることができる。第２実施例として、３個
の拡散窓を設け、交差領域を２個とした例を第３図、第
４図に示す。第３図はその平面図、第４図は第３図のＢ
−Ｂ断面図である。交差領域８が２個直列に接続され、
−段と高い抵抗値をうることができる。
〔発明の効果］
以上説明したように、選択拡散により形成した拡散領域
を抵抗体とする半導体抵抗素子において、選択拡散領域
を２個以上設け、隣接した拡散領域間が、拡散時の横方
向拡散により交差して結合させ、一体の抵抗体を形成し
ている。
を抵抗体とする半導体抵抗素子において、選択拡散領域
を２個以上設け、隣接した拡散領域間が、拡散時の横方
向拡散により交差して結合させ、一体の抵抗体を形成し
ている。
この結合部分は高抵抗をもつ。したがって、半導体抵抗
素子の電極間に、前記の高抵抗の結合部分が含まれるの
で、電極間の距離をそれ程大きくとらなくても、容易に
高抵抗をうることができる。これにより、高抵抗素子を
多数含むような半導体装置では、抵抗素子の占有面積を
減らし、装置の小型化が可能になる。
素子の電極間に、前記の高抵抗の結合部分が含まれるの
で、電極間の距離をそれ程大きくとらなくても、容易に
高抵抗をうることができる。これにより、高抵抗素子を
多数含むような半導体装置では、抵抗素子の占有面積を
減らし、装置の小型化が可能になる。
第１図、第２図は本発明の第１実施例の平面図、および
断面図、第３図、第４図は第２実施例の平面図、および
断面図、第５図、第６図は従来例の平面図、および断面
図である。 ｌ・・・半導体基板、 ２−・・絶縁膜、３Ａ、
３Ｂ−・・拡散窓、 ４ ・・・ （３Ａ。 ３Ｂ間の） 間隔、 ５Ａ。 Ｂ・・・拡散領域、 ７・・・電極、 ８・−・交差部分。 特 許 出 願 人 山形日本電気株式会社
断面図、第３図、第４図は第２実施例の平面図、および
断面図、第５図、第６図は従来例の平面図、および断面
図である。 ｌ・・・半導体基板、 ２−・・絶縁膜、３Ａ、
３Ｂ−・・拡散窓、 ４ ・・・ （３Ａ。 ３Ｂ間の） 間隔、 ５Ａ。 Ｂ・・・拡散領域、 ７・・・電極、 ８・−・交差部分。 特 許 出 願 人 山形日本電気株式会社
Claims (1)
- 一導電型の半導体基板上に、前記導電型と異なる導電
型の不純物を拡散して形成した拡散領域を抵抗体として
用いる半導体抵抗素子において、半導体基板上の絶縁膜
に互いに分離して形成された、複数の拡散窓からの拡散
によって生成された各拡散領域が、拡散時の横方向拡散
により、それぞれ隣接拡散領域と結合することで一体に
形成されていて、この一体に形成された拡散領域を抵抗
体として用いることを特徴とする半導体抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10385490A JPH043462A (ja) | 1990-04-19 | 1990-04-19 | 半導体抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10385490A JPH043462A (ja) | 1990-04-19 | 1990-04-19 | 半導体抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043462A true JPH043462A (ja) | 1992-01-08 |
Family
ID=14365031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10385490A Pending JPH043462A (ja) | 1990-04-19 | 1990-04-19 | 半導体抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043462A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0593051U (ja) * | 1992-05-20 | 1993-12-17 | 沖電気工業株式会社 | 半導体圧力センサ |
| KR100809627B1 (ko) * | 2007-03-09 | 2008-03-05 | 정은석 | 플러쉬 타입 스프링클러 헤드 |
-
1990
- 1990-04-19 JP JP10385490A patent/JPH043462A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0593051U (ja) * | 1992-05-20 | 1993-12-17 | 沖電気工業株式会社 | 半導体圧力センサ |
| KR100809627B1 (ko) * | 2007-03-09 | 2008-03-05 | 정은석 | 플러쉬 타입 스프링클러 헤드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500900A (en) | Emitter ballast resistor configuration | |
| US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
| JPH043462A (ja) | 半導体抵抗素子 | |
| JP2801801B2 (ja) | Ｐｉｎダイオード | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| US5844285A (en) | Body contact structure for semiconductor device | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP2513813B2 (ja) | プログラマブル半導体セル構成体 | |
| KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
| JP3152561B2 (ja) | 半導体集積回路 | |
| KR920007784B1 (ko) | 에미터안정화저항을구비한고주파반도체장치및그제조방법 | |
| JP3204376B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5812343A (ja) | 半導体装置 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPH04144164A (ja) | 半導体装置 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
| JPH04130658A (ja) | 半導体装置用多結晶シリコン抵抗 | |
| JPH04208517A (ja) | 半導体装置 | |
| KR20080084201A (ko) | 반도체 장치의 저항 구조물 및 그 형성 방법. | |
| JPS63204756A (ja) | 半導体集積回路装置 | |
| JPH0462465B2 (ja) | ||
| JPS62183159A (ja) | 半導体装置 | |
| JPH07202167A (ja) | 半導体装置 |