JPH04144164A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に同−島領域内に複数の
抵抗層を有する半導体装置に関する。

〔従来の技術〕

従来の半導体装置は、第２図（ａ）、（ｂ）に示すよう
に、Ｐ型シリコン基板１の上に高濃度Ｎ型埋込層２を選
択的に形成し、Ｎ型埋込層２を含む表面にＮ型エピタキ
シャル層３を成長させ、Ｎ型エピタキシャル層３にＰ型
シリコン基板１に達する素子分離用のＰ型拡散層４を選
択的に設けてＮ型エピタキシャル層３を電気的に分離し
、島領域を形成する。その島領域内に、Ｐ型不純物を選
択的に拡散し、Ｎ型埋込層２の領域上からはみ出さない
ように、複数個の抵抗層５ａ、５ｂを形成する。抵抗層
５ａ、５ｂを含む表面に堆積した絶縁層６を選択的に開
孔して設けたコンタクト窓７を介して、抵抗層５ａ、５
ｂと接続し絶縁層６の上に延在する配線８ａ、８ｂ及び
９ａ、９ｂを形成する。

Ｎ型埋込層２は、Ｐ型紙抗層５ａ、５ｂをエミッタ、Ｎ
型エピタキシャル層３をベース、Ｐ型シリコン基板１を
コレクタとする寄生ＰＮＰ）ランジスタ動作を防止する
為に形成されている。

〔発明が解決しようとする課題〕

この従来の半導体装置は、外部端子につながる複数の抵
抗層を一つの島領域内に形成すると外部端子間にサージ
あるいは静電気による過大電圧にさらされた場合、電流
が一方の抵抗層から抵抗層直下の埋込層を通り、さらに
、他方の抵抗層に抜けるルートを通り、抵抗が破壊され
るという問題点があった。

〔課題を解決するための手段〕

本発明の半導体装置は、−導電型の半導体基板上に形成
した逆導電型の島領域と、前記島領域の底部に分割して
設けた複数の逆導電型埋込層と、前記埋込層の夫々に対
応し且つ前記埋込層の領域内の前記島領域の表面に設け
た一導電型の抵抗層とを有することを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）、（ｂ）は本発明の一実施例を示す半導体
チップの平面図及びＡ−Ａ′線断面図である。

第１図＜ａ）、（ｂ）に示すように、Ｐ型シリコン基板
１の上に高濃度のＮ型埋込層２ａ、２ｂを選択的に形成
する。次に、Ｎ型埋込層２ａ２ｂを含む表面にＮ型エピ
タキシャル層３を形成し、Ｎ型エピタキシャル層３にＰ
型シリコン基板］に達するＰ型拡散層４を形成してＮ型
埋込層２ａ、２ｂを含む島領域を区画し、島領域内のＮ
型埋込層２ａ、２ｂの夫々に対応してＰ型の抵抗層５ａ
、５ｂを形成する。次に、抵抗層５ａ５ｂを含む表面に
絶縁層６を堆積し、抵抗層５ａ、５ｂの上の絶縁層６を
選択的に開孔してコンタクト窓７を設け、コンタクト窓
７を含む表面に金属層を堆積して選択的にエツチングし
、コンタクト窓の抵抗層５ａ、５ｂと夫々接続し絶縁層
６の上に延在する配線８ａ、８ｂ及び配線９ａ９ｂを形
成する。

ここで、配線８ａ、８ｂが外部端子に接続され、過大電
圧が加わった場合、抵抗層５ａから直下のＮ型埋込層２
ａに電流が抜けてもＮ型埋込層２ｂは分割されており、
他方の抵抗層５ｂに抜けず、抵抗が破壊されることがな
い。

〔発明の効果〕

以上説明したように本発明は、一つの島領域内に設けた
複数の抵抗層の夫々に対応して島領域の底部に夫々の抵
抗層に対応して分割された複数の埋込層を形成すること
により、過大電圧による抵抗素子の破壊を防止すること
ができるという効果を有する。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の一実施例を示す半導体
チップの平面図及びＡ−Ａ’線断面図、第２図（ａ＞、
（ｂ）は従来の半導体装置の一例を示す半導体チップの
平面図及びＢ−Ｂ’線断面図である。 １・・・Ｐ型シリコン基板、２．２ａ、２ｂ・・・Ｎ型
埋込層、３・・・Ｎ型エピタキシャル層、４・・・Ｐ型
拡散層、５ａ、５ｂ・・・抵抗層、６・・・絶縁層、７
・・・コンタクト窓、８ａ、８ｂ、９ａ、９ｂ−配線。

Claims (1)

【特許請求の範囲】
1. 　一導電型の半導体基板上に形成した逆導電型の島領域
   と、前記島領域の底部に分割して設けた複数の逆導電型
   埋込層と、前記埋込層の夫々に対応し且つ前記埋込層の
   領域内の前記島領域の表面に設けた一導電型の抵抗層と
   を有することを特徴とする半導体装置。