JPH0434632A - メモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はメモリシステムに関し、特にメモリソフトエラ
ーの救済方式に関する。

従来技術 従来、メモリシステムにおいては、ソフトエラーが訂正
可能なエラーであれば、該ソフトエラーが発生したデー
タの訂正を行い、そのデータのメモリへの再書込みを必
ず行って救済する方法かとられていた。

このような従来のメモリシステムでは、メモリチップの
故障などで連続的にデータの１ビツトエラーが発生する
ような場合、そのメモリチップのアドレス領域すべてに
訂正後のデータを再書込みすることになる。

この場合の再書込み動作ではメモリのアドレスを更新せ
ずに処理を行うか、あるいはアドレスが更新されていれ
ばアドレスを戻して処理を行うことになるので、処理時
間か通常の処理よりもかかることになる。

よって、上記のようなメモリチップの故障が発生してい
るアドレス領域が頻繁にアクセスされる場合には、処理
速度が非常に遅くなってしまうという問題がある。

発明の目的 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、処理速度を低下させることなく、メモ
リソフトエラーの救済を行うことができるメモリシステ
ムの提供を目的とする。

発明の構成 本発明によるメモリシステムは、メモリと、前記メモリ
にアドレスを供給するアドレス供給手段と、前記アドレ
ス供給手段からのアドレスにより前記メモリから読出さ
れたデータのエラーを検出する検出手段と、前記検出手
段により訂正可能エラーが検出されたとき、前記訂正可
能エラーを訂正したデータの前記メモリへの再書込みを
行う書込み手段と、前記書込み手段により前記メモリに
再書込みされたデータに前記検出手段により前記訂正可
能エラーが検出されたときの回数を計数する計数手段と
、前記計数手段により計数された前記回数が予め設定さ
れた所定回数となったときに前記書込み手段による前記
再書込みを抑止するよう制御する制御手段とを設けたこ
とを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、メモリ１は複数のメモリチップ（図示
せず）から構成されており、このメモリ１に対する書込
みおよび読出しはメモリ制御部２により制御される。

アドレス回路３はメモリ制御部２により制御され、メモ
リ１に書込みアドレスおよび読出しアドレスを供給する
。

誤り訂正回路４はメモリ１から読出されたメモリデータ
１０１を、このメモリデータ１０１とともに読出された
Ｅ　ＣＣ（Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｎｇ　Ｃｏｄ
ｅ　）ビットによりチエツクし、誤りがなければメモリ
データ１０１をそのまま読出しデータ１０２として出力
し、また誤りがあっても訂正可能であれば訂正したデー
タを読出しデータ１０２として出力する。

このとき、誤り訂正回路４は訂正可能誤りであればメモ
リ制御部２への訂正可能信号１［１５をアクティブとし
、訂正不能誤りであれば上位装置（図示せず）への訂正
不能誤り信号１１１をアクティブとする。

選択回路５はメモリ１への書込み時の書込みデータ１０
３とメモリ１からの読出し時の読出しデータ１０２とを
動作モードにしたがって切換え、該データを書込みバッ
ファ６に出力する。

書込みバッファ６はメモリ１に書込むデータを、メモリ
制御部２からの書込みデータセットパルス１０６により
保持する。

カウンタ回路７はメモリ制御部２からのカウント条件信
号１０９がアクティブになるとカウント動作可能状態に
なり、メモリ制御部２からの再誤りパルス１０７により
カウント動作を行う。

また、カウンタ回路７はこのカウント動作によりカウン
ト値が予め設定された規定値以上になると、メモリ制御
部２への再書込み動作中断信号１０８をアクティブとす
る。

メモリ制御部２からカウンタ回路７へのカウント条件信
号１０９は連続して再書込みを行ってもデータ誤りが回
復しなければアクティブとなっているが、途中でデータ
誤りが回復するとインアクティブとなる。

この場合、カウンタ回路７は再書込み動作中断信号１０
ｇがアクティブであればカウント条件信号１０９がイン
アクティブとなってもクリアされないか、再書込み動作
中断信号１０ｇがインアクティブであればカウント値が
クリアされ、カウント条件信号１０９が再度アクティブ
になって再誤りパルス１０７が人力されるとカウント動
作を開始する。

また、カウンタ回路７はアドレス回路３のアドレスがメ
モリ１のアドレス境界を通過する毎に８カされるカウン
タクリアパルス１１０が入力されると、再書込み動作中
断信号１０８の状態によらず、カウント値をクリアし、
再書込み動作中断信号１０８をインアクティブとする。

この第１図を用いて本発明の一実施例の動作について説
明する。

メモリ１からデータが読出されるとき、誤り訂正回路４
はそのデータに訂正可能誤りを検出すると、メモリ制御
部２への訂正可能信号１０５をアクティブとする。

メモリ制御部２は誤り訂正回路４からの訂正可能信号１
０５がアクティブになると、カウンタ回路７へのカウン
ト条件信号１０９をアクティブとし、書込みバッファ６
に書込みデータセットパルス１０６を出力する。

これにより、書込みバッファ６は選択回路５を介して入
力され、誤り訂正回路４で訂正されたデータをメモリ制
御部２からの書込みデータセットパルス１０６によりセ
ットする。

この後に、メモリ制御部２は書込みバッファ６にセット
されたデータをメモリ１の同じアドレスに書込むよう制
御してから、再度メモリ１の該アドレスからデータを読
出し、誤り訂正回路４て該データが正しいデータとなっ
たかをチエツクする。

ここで、該データが正しいデータとなった場合、メモリ
制御部２はその訂正可能誤りをメモリソフトエラーとし
てカウンタ回路７へのカウント条件信号１０９をインア
クティブとし、アドレス回路３のアドレスをインクリメ
ントしてメモリ１からの読出し動作を継続する。

しかしながら、該データに対する誤り訂正回路４からの
訂正可能信号１０５が再びアクティブになった場合、メ
モリ制御部２はその訂正可能誤りをメモリ固定故障とし
てカウンタ回路７に再誤りパルス１０７を出力し、アド
レス回路３を制御して次のアドレスの読出し動作を行う
。

メモリ制御部２は次のアドレスから読出されたデータの
誤りが誤り訂正回路４で検出されなければ、カウンタ回
路７へのカウント条件信号１０９をインアクティブとす
るが、上記のように再書込みによっても訂正可能誤りが
検出されると、カウンタ回路７に再誤りパルス１０７を
出力するので、カウンタ回路７のカウント値が２′とな
る。

ここで、たとえばカウンタ回路７の規定値が２°に設定
されていたすると、カウンタ回路７からメモリ制御部２
への再書込み動作中断信号１０８がアクティブとなり、
これ以降誤り訂正回路４で誤り訂正可能誤りが検出され
ても、メモリチップエラーとしてメモリソフトエラー救
済の再書込み動作を行わず、誤り訂正回路４で訂正され
たデータの送出動作のみを行う。

このメモリソフトエラー救済の再書込み動作の抑止はア
ドレス回路３のアドレスがメモリ１のアドレス境界を通
過してカウンタクリアパルス１１０が出力され、カウン
タ回路７０カウント値かクリアされることにより解除さ
れ、これ以後メモリソフトエラー救済の再書込み動作が
再開される。

このように、メモリ１への再書込みを行っても救済でき
ないメモリ固定故障が予め設定された規定値以上発生し
たことをカウンタ回路７で計数したとき、メモリソフト
エラー救済の再書込み動作を抑止するようにすることに
よって、処理速度を低下させることなく、メモリソフト
エラーの救済を行うことができる。

発明の詳細 な説明したように本発明によれば、メモリに再書込みさ
れたデータに訂正可能エラーが検出されたときの回数を
計数し、この回数が予め設定された所定回数となったと
きにメモリへの再書込みを抑止するようにすることによ
って、処理速度を低下させることなく、メモリソフトエ
ラーの救済を行うことかできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・メモリ ２・・・・・メモリ制御部 ３・・・・アドレス回路 ４・・・・誤り訂正回路 ７・・・・・・カウンタ回路

Claims (1)

【特許請求の範囲】
1. （１）メモリと、前記メモリにアドレスを供給するアド
   レス供給手段と、前記アドレス供給手段からのアドレス
   により前記メモリから読出されたデータのエラーを検出
   する検出手段と、前記検出手段により訂正可能エラーが
   検出されたとき、前記訂正可能エラーを訂正したデータ
   の前記メモリへの再書込みを行う書込み手段と、前記書
   込み手段により前記メモリに再書込みされたデータに前
   記検出手段により前記訂正可能エラーが検出されたとき
   の回数を計数する計数手段と、前記計数手段により計数
   された前記回数が予め設定された所定回数となったとき
   に前記書込み手段による前記再書込みを抑止するよう制
   御する制御手段とを設けたことを特徴とするメモリシス
   テム。