JPH04346492A

JPH04346492A - 混成集積回路基板の製造方法

Info

Publication number: JPH04346492A
Application number: JP11973691A
Authority: JP
Inventors: Akira Shimizu; 章清水; Masaaki Ono; 正明小野; Mayumi Muraishi; 村石　真弓; Hiroyasu Nakada; 中田　裕康
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-05-24
Filing date: 1991-05-24
Publication date: 1992-12-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は混成集積回路基板の製造
方法に関する。詳しくは、セラミック基板の周辺端部に
多数のスルーホールを有する混成集積回路基板の高密度
配線と、膜回路素子パターンの高精度の位置整合を実現
するための新規なパターン形成用マスク，とくに、印刷
用マスクを作製して混成集積回路基板を製造する方法の
改良に関する。

【０００２】

【従来の技術】近年、半導体集積回路や混成集積回路の
集積度が増加し、大規模化する傾向がますます強くなっ
てきた。

【０００３】これに伴い、これらの集積回路を搭載する
回路基板も、絶縁層を介して多層に導体回路パターンを
積層した多層回路基板や、両面実装回路基板が多く使用
されるようになっている。

【０００４】とくに、高パワーで低コストを要求される
用途には基板周辺端部に多数のスルーホールを形成した
両面実装の厚膜混成集積回路基板が磁気ディスク用ドラ
イブ回路その他に多く使用されるようになっている。

【０００５】図５は混成集積回路基板の例を示す図で、
同図（イ）は基板平面図，同図（ロ）はモジュール拡大
平面図である。同図（イ）において、基板１，たとえば
、大きさ９０×１１０ｍｍ，厚さ１ｍｍのセラミック基
板上に、３×３＝９個のモジュールが形成されている。各モジュールは全く同一の回路構成のものであり、全て
同時形成されて最後に切り離されて個別モジュールが作
製される。

【０００６】通常、セラミックからなる基板１は焼成前
の柔らかいシート，いわゆる、グリーンシートに金型を
用いてスルーホールのもとになる孔を開け、そのあとで
高温で焼成して図示したごとく，たとえば、モジュール
周辺端部に多数のスルーホール１０（たとえば、０．５
ｍｍφ）が開けられた基板が形成される。

【０００７】同図（ロ）はモジュール１個の細部を拡大
した平面図で、モジュールの４辺に沿って１０個づゝ合
計４０個のスルーホール１０が形成され、その周囲には
０．６〜０．７　ｍｍφの導体膜からなるスルーホール
ランド２１が形成されており、図示してない裏面の配線
パターンと電気的に接続されている。

【０００８】所要のスルーホールランド２１からは配線
パターン２０が配設され、所定の位置に抵抗などの回路
素子パターン４１が形成されている。なお、２４はＩＣ
チップ搭載パッドで，通常、スルーホールランド２１や
配線パターン２０と同時形成される。

【０００９】一般に、焼成前の柔らかいセラミックシー
ト，いわゆる、グリーンシートは高温焼成によって３０
％前後のシュリンケージ（縮小）が生じるので、その縮
小率を見込んでスルーホール径やスルーホール間隔（ｄ
）およびモジュールピッチ（Ｐａ　，Ｐｂ　）　が所定
の値になるように設計している。そして、同様にその縮
小率の見込みに合わせてスルーホールランド・導体配線
用マスクや膜回路素子用マスクを設計・作製し、たとえ
ば，　厚膜回路パターンを印刷して混成集積回路基板を
製造している。

【００１０】

【発明が解決しようとする課題】しかし、セラミック基
板の焼成にともなうシュリンケージ（縮小）は、製造経
験の蓄積にも係わらずある程度のバラツキが生じるのは
避けられない。スルーホールがない場合や、スルーホー
ルがあっても配線密度が低い時は余り問題にならないが
、最近の高密度配線が必要とされる場合にはシュリンケ
ージ（縮小）のバラツキが大きな問題になる。

【００１１】図６は従来の製造方法の問題点を示す図（
その１）で、基板１の一周縁部のスルーホール１０とス
ルーホールランド２１との位置関係だけについて図示し
たものである。

【００１２】同図（１）は基板の焼成にともなうシュリ
ンケージ（縮小）が標準値よりも大きい場合，すなわち
、縮み過ぎの場合の例であり。この場合には標準値に合
わせて作製されたパターン形成用マスクでスルーホール
ランド２１を形成すると、端の方ではスルーホール１０
とスルーホールランド２１とが位置ズレを起こしてしま
う。シュリンケージ（縮小）が標準値よりも小さい場合
にも同様の位置ズレが生じることは言うまでもない。

【００１３】これを避けるためには、同図（２）に示し
たように基板寸法を大きくし、スルーホール１０の直径
と間隔を大きくし、かつ，スルーホールランド２１（配
線パターンを含む）の大きさを大きくしておき、基板の
焼成にともなうシュリンケージ（縮小）が標準値よりも
大きい場合にも十分にスルーホールランド２１がスルー
ホール１０をカバーできるようにする方法が行われてい
る。しかし、この方法は必然的にモジュールの小型化と
高密度配線を阻害するという問題がある。

【００１４】図７は従来の製造方法の問題点を示す図（
その２）で、同図（イ）は基板１の一周縁部のスルーホ
ール１０とスルーホールランド２１との位置関係，同図
（ロ）は完成した混成集積回路基板のモジュール平面図
である。

【００１５】上記の例では高密度配線ができないので、
この図の例では基板の焼成にともなうシュリンケージ（
縮小）の程度に対応した何種類かのサイズのスルーホー
ルランド・導体配線を形成するパターン形成用マスクを
準備し、シュリンケージ（縮小）の程度に応じて最適の
寸法のマスクを選択してスルーホールランド・導体配線
を形成，たとえば、スクリーン印刷する。

【００１６】これによって、同図（イ）に示したごとく
スルーホール１０とスルーホールランド２１との位置は
常に一致さすことができるので、基板のシュリンケージ
（縮小）を余り気にしないで高密度配線ができる。

【００１７】しかし、膜回路素子４１の形成には別に容
易された一種類の標準パターンのマスクが用いられるの
で、基板の焼成にともなうシュリンケージ（縮小）の標
準値からのズレの大きさによっては配線パターン２０の
一部に形成された膜回路素子接続パッドとの位置整合が
とれず、所定の回路素子特性が実現できない場合がある
など種々の問題が生じており、上記いずれの場合もそれ
らの各種問題の解決が求められている。

【００１８】

【課題を解決するための手段】上記の課題は、導体配線
パターン部２ａからなる図形レイヤー（Ａ）とスルーホ
ールランドパターン部２ｂからなる図形レイヤー（Ｂ）
とを分離し、前記導体配線パターン部２ａからなる図形
レイヤー（Ａ）の一基準寸法図形に対してスルーホール
ランドパターン部２ｂからなる図形レイヤー（Ｂ）の複
数の異なる寸法図形を組み合わせた複数枚のパターン形
成用マスク３を設け、基板１の縮小基準寸法からのズレ
に応じて、前記複数枚のパターン形成用マスク３から基
板１に形成されたスルーホール１０間隔に整合する寸法
図形の図形レイヤー（Ｂ）を用いたパターン形成用マス
ク３を選択してスルーホールランド・導体配線層の形成
を行う混成集積回路基板の製造方法によって解決するこ
とができる。具体的には、前記図形レイヤー（Ａ，Ｂ）
のランド接続部２２のそれぞれの何れか一方の端部に、
配線パターン２０巾よりも広い接続パッド２３を設ける
ことによって、より効果的に解決することができる。

【００１９】

【作用】図１は本発明の原理を説明するマスク構成図で
、同図（１）はスルーホールランド・導体配線を形成す
るマスクを，同図（２）は膜回路素子を形成するマスク
の概念図を示したものである。

【００２０】なお、同図（１）のスルーホールランド・
導体配線を形成するマスクは（イ）に図示したスルーホ
ールランド図形レイヤー（Ｂ）と（ロ）に図示した導体
配線図形レイヤー（Ａ）とから作製される。図中、２は
パターン部の図形であり、２ａは導体配線パターン部、
２ｂはスルーホールランドパターン部である。こゝで言
う図形レイヤーとはＣＡＤ図面上の一表示画面に表示さ
れる図形を指し、通常は一つの図形レイヤーに一つのパ
ターン形成用マスク，たとえば、印刷用マスクを対応さ
せている。たとえば、前記図５〜７に示したスルーホー
ルランド・導体配線パターンは一つの図形レイヤーとし
て扱われ、これに対応して一つのパターン形成用マスク
が作製されていた。

【００２１】これに対して、本発明では導体配線パター
ン部２ａからなる図形レイヤー（Ａ）とスルーホールラ
ンドパターン部２ｂからなる図形レイヤー（Ｂ）とを分
離し、前記導体配線パターン部２ａからなる図形レイヤ
ー（Ａ）は一基準寸法図形，たとえば、基板の標準縮小
寸法に固定し、スルーホールランドパターン部２ｂから
なる図形レイヤー（Ｂ）は一基準寸法図形，たとえば、
基板の標準縮小寸法から前後にずれた複数の異なる寸法
図形を取り揃え、これら複数寸法の図形レイヤー（Ｂ）
のそれぞれに前記標準縮小寸法に固定された図形レイヤ
ー（Ａ）を組み合わせた図形をパターン形成用マスク３
の原図データとする。そして、これを基にして複数種類
のサイズの異なるパターン形成用マスク３，たとえば、
シルクスクリーンによる印刷用マスクを作製する。

【００２２】これによって、スルーホールランドパター
ン部２ｂは基板のシュリンケージ（縮小）の標準値から
のズレの大きさに合わせたパターン形成用マスク３を用
いるので、高密度配線基板の場合もスルーホールとスル
ーホールの位置ズレが生ずることがない。しかも，導体
配線パターン部２ａは一基準寸法，たとえば、基板のシ
ュリンケージ（縮小）の標準値に合わせてあるので、そ
の後に形成される同じ基準寸法に合わせた膜回路素子用
マスク４との位置整合がよく取れて、高密度で高精度の
混成集積回路基板が作製できるのである。

【００２３】

【実施例】図２は本発明方法における図形レイヤーの実
施例を示す図で、同図（イ）はスルーホールランドパタ
ーン部，すなわち、図形レイヤー（Ｂ）、同図（ロ）は
導体配線パターン部，すなわち、図形レイヤー（Ａ）の
例である。

【００２４】図中、２２はランド接続部である。なお、
前記の諸図面で説明したものと同等の部分については同
一符号を付し、かつ、同等部分についての説明は省略す
る。スルーホールランドパターン部については一基準寸
法，たとえば、基板の標準縮小寸法から前後にずれた複
数の異なる寸法，たとえば、大，中，小の３種類の水準
を取る。

【００２５】たとえば、モジュール寸法を２０×２０ｍ
ｍとした場合、シュリンケージ（縮小）のバラツキによ
るピッチの種類をｐ＝２０．０５　ｍｍ（大），２０．
００ｍｍ（中），１９．９５ｍｍ（小）とする。

【００２６】そして、縦と横のシュリンケージ（縮小）
が異なる場合に対応するため、それらの組み合わせ，す
なわち、大大，大中，大小，・・・・，小小の９通りの
組み合わ図形をパターン形成用マスクの原図データとし
、これを基にして９通りのサイズの異なるパターン形成
用マスク３，たとえば、シルクスクリーンによる印刷用
マスクを作製した。

【００２７】図３はランド接続部の形状例を示す図であ
る。同図（１）はスルーホールランド２１に続いて延長
された配線パターン２０の図形の先端と、導体配線パタ
ーン部２ａの配線パターン２０の図形の先端，すなわち
、ランド接続部２２はともに配線パターン２０の巾が一
定のまゝ切断された状態の場合であり、図形レイヤー上
で少しでも接触状態にあればそれを原図データとしたパ
ターン形成用マスク３は完全なマスクとして作製される
。すなわち、両配線パターン２０の中心線間の距離Δｐ
１　が配線パターン２０の巾よりも小さければ問題がな
い。

【００２８】同図（２）は上記両配線パターン２０のラ
ンド接続部２２の何れか一方の端部，たとえば、図では
スルーホールランド２１側の配線パターン２０の先端に
配線パターン２０の巾よりも広くした接続パッド２３を
設けた例である。この場合には両配線パターン２０の中
心線間の距離Δｐ２　を配線パターン２０の巾よりも大
きくとることができるので、シュリンケージ（縮小）の
バラツキがより大きい場合にも対応することができる，
すなわち、より冗長性を高めたマスク設計が可能となる
利点がある。

【００２９】図４は本発明による基板実施例を示す図で
ある。同図（イ）は９モジュールからなる混成集積回路
基板で、（　　　　）内の数字は中央のモジュールを原
点として表示した各モジールの座標番号である。同図（
ロ）は１つのモジュール，たとえば、座標番号（−１，
−１）のモジュールの完成基板パターンの平面図である
。

【００３０】図中、１は基板でセラミック基板からなり
、モジュール寸法が，たとえば、２０×２０ｍｍである
。１０は出来上がり寸法０．２　ｍｍφのスルーホール
、２４はＩＣ搭載パッド、４１は膜回路素子である。

【００３１】なお、前記の諸図面で説明したものと同等
の部分については同一符号を付し、かつ、同等部分につ
いての説明は省略する。同図（イ）で基板中央のモジュ
ールを座標の原点にとり，すなわち、そのモジュールの
番号を（０，０）として、矢印のＸ，Ｙで示した方向に
セラミック基板が焼成によってシュリンケージ（縮小）
したと考える。

【００３２】そして、いま使用するあるロットのセラミ
ック基板のスルーホール間隔を，たとえば、測長器付き
顕微鏡で測定する。そして、シュリンケージ（縮小）の
程度が標準よりもかなり過大の場合には、スルーホール
ランドパターン部２ｂの図形レイヤー（Ｂ）が，たとえ
ば、縦と横のシュリンケージ（縮小）寸法が小小の組み
合わ図形を用いたパターン形成用マスク３，たとえば、
シルクスクリーンによる印刷用マスクを使用してスルー
ホールランド・導体配線層の形成を行う。

【００３３】そのあとで、基準寸法に合わせた膜回路素
子用マスクを用いて膜回路素子４１を形成したものであ
る。したがって、図示した（−１，−１）のモジュール
のの場合、ランド接続部２２の接続状態を見ると上下の
辺部では配線パターン２０側が左側にずれ、一方，左右
の辺部では配線パターン２０側が下側にずれているが、
スルーホール１０とスルーホールランド２１とは完全に
一致し、しかも，配線パターン２０と膜回路素子４１と
の位置整合も極めてよくとれていることがわかる。この
ことは、その他のモジュールについても同様であり、本
実施例によって配線密度は従来の方法に比較して２０〜
３０％向上すると共に歩留りも大巾に改善された。

【００３４】なお、本実施例では両面実装の場合につい
て示したが、その他のスルーホールを用いる集積回路基
板にも適用してよいことは言うまでもない。また、上記
実施例は例を示したものであり、本発明の趣旨に反しな
い限りその他の素材やプロセスを用いて本発明を実現し
ても構わない。

【００３５】

【発明の効果】以上説明したように、本発明によればス
ルーホールランドパターン部２ｂは基板のシュリンケー
ジ（縮小）の標準値からのズレの大きさに合わせたパタ
ーン形成用マスク３を用いるので、高密度配線基板の場
合もスルーホールとスルーホールの位置ズレが生ずるこ
とがない。しかも，導体配線パターン部２ａは一基準寸
法，たとえば、基板のシュリンケージ（縮小）の標準値
に合わせてあるので、その後に形成される同じ基準寸法
に合わせた膜回路素子用マスク４との位置整合がよく取
れて、混成集積回路基板の高密度化と高精度化に寄与す
るところが極めて大きい。

【図面の簡単な説明】

【図１】本発明の原理を説明するマスク構成図である。

【図２】本発明方法における図形レイヤーの実施例を示
す図である。

【図３】ランド接続部の形状例を示す図である。

【図４】本発明による基板実施例を示す図である。

【図５】混成集積回路基板の例を示す図である。

【図６】従来の製造方法の問題点を示す図（その１）で
ある。

【図７】従来の製造方法の問題点を示す図（その２）で
ある。

【符号の説明】

１は基板、２ａはスルーホールランドパターン部、２ｂは導体配線
パターン部、３はパターン形成用マスク、４は膜回路素子用マスク、１０はスルーホール、２０は配線パターン、２１はスルーホールランド、２２はランド接続部、２３は接続パッド、

Claims

【特許請求の範囲】

【請求項１】　　導体配線パターン部（２ａ）からなる
図形レイヤー（Ａ）とスルーホールランドパターン部（
２ｂ）からなる図形レイヤー（Ｂ）とを分離し、前記導
体配線パターン部（２ａ）からなる図形レイヤー（Ａ）
の一基準寸法図形に対してスルーホールランドパターン
部（２ｂ）からなる図形レイヤー（Ｂ）の複数の異なる
寸法図形を組み合わせた複数枚のパターン形成用マスク
（３）を設け、基板（１）の縮小基準寸法からのズレに
応じて、前記複数枚のパターン形成用マスク（３）から
基板（１）に形成されたスルーホール（１０）間隔に整
合する寸法図形の図形レイヤー（Ｂ）を用いたパターン
形成用マスク（３）を選択してスルーホールランド・導
体配線層の形成を行うことを特徴とした混成集積回路基
板の製造方法。
【請求項２】　　前記図形レイヤー（Ａ，Ｂ）のランド
接続部（２２）のそれぞれの何れか一方の端部に、配線
パターン（２０）巾よりも広い接続パッド（２３）を設
けることを特徴とした請求項１記載の混成集積回路基板
の製造方法。