JPH0766552A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPH0766552A
JPH0766552A JP20743693A JP20743693A JPH0766552A JP H0766552 A JPH0766552 A JP H0766552A JP 20743693 A JP20743693 A JP 20743693A JP 20743693 A JP20743693 A JP 20743693A JP H0766552 A JPH0766552 A JP H0766552A
Authority
JP
Japan
Prior art keywords
wiring
pattern
dummy
manufacturing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20743693A
Other languages
English (en)
Inventor
Hiroyuki Tenmyo
浩之 天明
Tetsuya Yamazaki
哲也 山崎
Makoto Fukushima
誠 福島
Takashi Kashimura
隆司 樫村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20743693A priority Critical patent/JPH0766552A/ja
Publication of JPH0766552A publication Critical patent/JPH0766552A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】高密度、高アスペクト比配線の多層化に伴う配
線および絶縁層による凹凸を抑制し、信頼性の高い薄膜
多層基板を製造する方法を提供することにある。 【構成】基板上1に配線パターンを形成し、配線間の粗
密を解消するため樹脂等を用いてダミー配線8を形成す
る。配線とダミー配線が混在するパターンの上に絶縁層
4を塗布する。このダミー配線を形成することにより、
基板上の配線の粗密を解消し、絶縁膜を塗布した際に表
面の平坦性を向上することが出来る。 【効果】本発明によれば、高アスペクト比の配線に対す
る絶縁膜を平坦に形成することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路また
は、薄膜多層基板の製造方法に関し、特に幅100μm以下
の微細配線を持つ薄膜多層配線基板の製造方法に関す
る。
【0002】
【従来の技術】従来、逐次積層の薄膜多層基板では、図
1に示すようにアルミナ等の基板1の上に表面凹凸を無
くすための下地膜2を形成し、その上に所定の回路3で
示す配線パターンが形成された。その上に一様な膜厚を
もつ絶縁層4が設置される。これらの上に更に第2の配
線パターンを形成することにより配線の多層化を行う。
【0003】ところで、このような薄膜多層基板では、
図2に示すように、回路基板の表面には、配線パターン
3、および絶縁層4、によって表面凹凸が生じ、この凹
凸によって回路基板表面の平坦化が妨げられる。この凹
凸は、多層化が進むにつれて顕著となり、後の上層配線
層形成時のフォト工程において、断線や配線パターンの
太り、配線パターンのやせといった問題が生じ、配線基
板の信頼性の低くするものである。
【0004】そこで従来、配線基板の絶縁層を平坦化す
る方法としては、プレスを用いる方法(特開平4-38157
号公報)や、研磨を用いる方法(特開平4-290095号公
報)が用いられてきた。しかし、プレスを用いる方法
は、微細なスタッド(ビアの形成を目的とした微細な配
線パターン)が存在する場合において、スタッドを押し
つぶす懸念がある。また、基板が大きく反っている場合
は、基板端部と基板中心部で絶縁膜厚が異なるといった
問題があった。一方、研磨を用いる方法では、絶縁層表
面に傷を残すと同時に配線密度が高い部分では、効率の
良い研磨が出来ないといった問題があった。
【0005】また、スクリーン印刷を用いる方法(特開
平4-221886号公報)が考えられているが、絶縁層に樹脂
を用いると、ワニス状態では表面が平坦になる。しか
し、ワニスを硬化させると溶剤が抜けて体積収縮すると
同時に、樹脂自身も硬化収縮するので表面段差は期待す
る程小さくならない。また、配線が微細になるにつれ、
位置合わせ精度が高くなり、ずれが生じた場合は、配線
上に絶縁層が重なり、段差がさらに大きくなる可能性が
ある。
【0006】
【発明が解決しようとする課題】絶縁層表面の平坦性
は、近年要求される高性能の電子回路基板の製造プロセ
スにおいて、配線密度の大幅な向上のための重要な技術
である。特に高アスペクト比の配線パターンに対して
は、表面凹凸が大きくなるために平坦性の向上は必須で
ある。このため、本発明では、簡易な方法で平坦な表面
を持つ層間絶縁膜の形成方法を提供するものである。
【0007】
【課題を解決するための手段】本発明は、配線の間にダ
ミーパターンを設置し、配線層表面のパターン密度が一
定となるように形成することにより、その後形成する絶
縁層の表面を平坦にするものである。
【0008】配線形成後の絶縁層の段差の一例を図3に
示す。
【0009】絶縁層表面の段差は、図3に示すように主
として2つの部分に分けることが出来る。即ち、配線間
に生じる段差6と配線が有る部分(配線が密の部分)と
配線が無い部分(配線が粗な部分)の段差7とに分けら
れる。このうち、後者(粗密の差)が原因の凹凸は、配
線が密の部分全体が盛り上がるようになっており、研磨
等によっても削ることが困難である。
【0010】本発明においては、基板全体に配線が存在
するように図4に示すダミーパターン8を形成し、配線
の粗密を無くすことにより、絶縁膜表面の凹凸を低減さ
せる。
【0011】
【作用】本発明においては、配線の間にダミーパターン
を形成することにより、配線基板表面に粗密な部分をな
くす。このことにより、配線上に絶縁層を塗布した場
合、表面の凹凸が低減される。
【0012】
【実施例】実施例1:図5に本発明で行った銅配線の作
成方法を示す。本方法では、(a)基板の凹凸を減らす
ため下地膜2としてポリイミドを塗布し、メッキの給電
層としてCr/Cu/Cr9をスパッタを用いて成膜した。
(b)その上にレジスト10を塗布し、パターンニング
し、表面のCrをエッチングした。(c)次に電気メッ
キを用いて配線パターン3を形成した。(d)同様な操
作を繰り返してスルーホール11を形成した。(e)最
後にレジスト剥離および給電層をエッチングすることに
より配線を形成した。
【0013】配線パターン形成後のプロセスを図6に示
す。(a)配線を形成した基板で、図中右方の配線が粗
になっている。(b)ダミー配線となる樹脂12を塗布
し、(c)アルミを蒸着し、ホト・エッチング法により
パターニングし、ダミーパターンとなる部分の上をアル
ミパターン13で覆った。(d)ドライエッチを用いて
ダミー配線8となる部分以外を除去し、(e)最後にア
ルミをエッチングで除去した。以上のように配線および
ダミーパターンを形成した基板に絶縁層を形成した。実
施例として、下地膜2と絶縁膜4およびダミー配線とな
る樹脂12として同一の材料を用いたがダミーパターン
のパターン形状、電気的特性、耐熱性等を考慮し、異な
った材料を用いることも可能である。
【0014】実施例2:銅配線の作成方法は、実施例1
(図5)に示す方法で行なう。配線形成後のプロセスを
図7に示す。配線形成後に感光性ポリイミド14を塗布
し、露光・現像することにより、ダミーパターン8を形
成する。以上のように配線およびダミーパターンを形成
した基板に絶縁層を形成する。
【0015】ダミー配線の配置の例を図8に示す。図8
の(a)に示す配置は、配線が平行に並んでいるパター
ンであるが、所々配線パターンが存在していないためダ
ミーパターン(黒塗り)を設置した図である(請求項5
に示す線状のダミー)。また、図8の(b)に示す配置
は、スタッドが立っているが、所々スタッドが存在しな
い配置である。そこで、基板内に均一になるようにダミ
ーパターン(黒塗り)を設置した図である(請求項6に
示す点状のダミー)。
【0016】以上のように実施例に示すダミーパターン
は、配線が粗の部分に配置し、配線密度が一定になるよ
うにした。
【0017】
【発明の効果】図9(a)に段差基板の構造と測定位置
を示す。図9(b)に示す配線間隔、表面凹凸は、図9
(a)の15.および5.の部分である。図9(b)に
配線間隔と表面凹凸の関係を示す。つまり、同じ20μm
の配線幅、20μmの配線高さにおいても配線間隔が大き
くなるにつれて表面凹凸が大きくなっている(配線間隔2
0μmのとき0.25μm、配線間隔60μmのとき1.75μm)。図
9(c)左側に配線間隔が大きいパターンを示す。この
場合、配線間隔18が60μmのとき表面段差20は、1.7
5μmとなる。そこで、図9(c)右側に示すようにダミ
ーパターン8を入れることにより表面段差21は0.25μ
mになり、その平坦化効果は大きい。
【0018】以上説明したように、本発明によれば、配
線に使用されなかった部分にダミーパターンを設置し、
配線パターンとダミーパターンを形成することにより、
基板上の配線の粗密をなくす。これにより、高アスペク
ト比の配線に対する絶縁膜を平坦に形成できる効果があ
る。
【図面の簡単な説明】
【図1】本発明が解決しようとする問題点を示す図であ
る。
【図2】配線基板作成において問題となる段差を示す図
である。
【図3】配線に粗密の部分が存在する基板における絶縁
膜の形状を示す図である。
【図4】ダミーパターンの効果を示す図である。
【図5】銅配線の作成方法を示す図である。
【図6】ダミーパターンの配置例を示す図である。
【図7】樹脂を用いたダミー配線の作成方法を示す図で
ある。
【図8】感光性樹脂を用いたダミー配線の作成方法を示
す図である。
【図9】ダミーパターンの効果を示す図である。
【符号の説明】
1・・・基板、 2・・・下地膜、 3・・・配線パターン、 4・・・層間絶縁膜、 5・・・表面凹凸、 6・・・配線間の凹凸、 7・・・配線の粗密による凹凸、 8・・・ダミーパターン、 9・・・種膜(Cr/Cu/Cr)、 10・・・レジスト、 11・・・スルーホール、 12・・・ダミー配線となる樹脂、 13・・・アルミによるパターン、 14・・・感光性ポリイミド、 15・・・配線間隔、 16・・・配線幅、 17・・・配線高さ、 18・・・配線間隔60μm、 19・・・配線間隔20μm、 20・・・表面段差1.75μm、 21・・・表面段差0.25μm。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樫村 隆司 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】電源線、信号線等(以下配線と呼ぶ)のパ
    ターンを形成した後、絶縁層を形成する配線基板の製造
    方法において、前記配線パターンの近傍に配線と関係の
    ないダミーパターンを設置することを特徴とする配線基
    板の製造方法。
  2. 【請求項2】請求項1において、配線及びダミーパター
    ンにより基板上のパターン密度が均一となるようにパタ
    ーンを配置したことを特徴とする配線基板の製造方法。
  3. 【請求項3】請求項1において、ダミーパターンを、樹
    脂を用いて形成することを特徴とする配線基板の製造方
    法。
  4. 【請求項4】請求項1において、ダミーパターンを、感
    光性樹脂を用いて形成することを特徴とする配線基板の
    製造方法。
  5. 【請求項5】請求項2において、ダミーパターンの形状
    が、配線に類似した線状の形状を持つことを特徴とする
    配線基板の製造方法。
  6. 【請求項6】請求項2において、ダミーパターンの形状
    が、スタッドに類似した点状の形状を持つことを特徴と
    する配線基板の製造方法。
  7. 【請求項7】請求項2において、ダミーパターンの形状
    が、面状の形状を持つことを特徴とする配線基板の製造
    方法。
JP20743693A 1993-08-23 1993-08-23 配線基板の製造方法 Pending JPH0766552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20743693A JPH0766552A (ja) 1993-08-23 1993-08-23 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20743693A JPH0766552A (ja) 1993-08-23 1993-08-23 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0766552A true JPH0766552A (ja) 1995-03-10

Family

ID=16539742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20743693A Pending JPH0766552A (ja) 1993-08-23 1993-08-23 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0766552A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021224A1 (en) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Package substrate
WO2004006329A1 (ja) * 2002-07-05 2004-01-15 Fujitsu Limited ポストビアを有する薄膜基板
EP1083779A4 (en) * 1998-05-19 2004-08-25 Ibiden Co Ltd PRINTED PCB AND METHOD OF MANUFACTURING
JP2005183740A (ja) * 2003-12-19 2005-07-07 Mitsui Mining & Smelting Co Ltd プリント配線板および半導体装置
EP1341231A3 (en) * 2002-01-31 2006-07-19 STMicroelectronics, Inc. System and method for providing mechanical planarization of a sequential build up substrate for an integrated circuit package
JP2008270768A (ja) * 2007-03-22 2008-11-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
KR101109323B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판의 제조방법
JP2013128118A (ja) * 2011-12-19 2013-06-27 Samsung Electro-Mechanics Co Ltd 印刷回路基板及び印刷回路基板の製造方法
KR101510625B1 (ko) * 2013-10-24 2015-04-10 주식회사 플렉스컴 임베디드 연성회로기판의 제조방법
JP2015216293A (ja) * 2014-05-13 2015-12-03 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2017122757A (ja) * 2016-01-04 2017-07-13 国立研究開発法人産業技術総合研究所 スポットサイズ変換器

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021224A1 (en) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Package substrate
US6392898B1 (en) 1997-10-17 2002-05-21 Ibiden Co., Ltd. Package substrate
US6411519B2 (en) 1997-10-17 2002-06-25 Ibiden Co., Ltd. Package substrate
US6487088B2 (en) 1997-10-17 2002-11-26 Ibiden Co., Ltd. Package substrate
US6490170B2 (en) 1997-10-17 2002-12-03 Ibiden Co., Ltd. Package substrate
USRE41242E1 (en) 1997-10-17 2010-04-20 Ibiden Co., Ltd. Package substrate
USRE41051E1 (en) 1997-10-17 2009-12-22 Ibiden Co., Ltd. Package substrate
US7525190B2 (en) 1998-05-19 2009-04-28 Ibiden Co., Ltd. Printed wiring board with wiring pattern having narrow width portion
US8629550B2 (en) 1998-05-19 2014-01-14 Ibiden Co., Ltd. Printed wiring board with crossing wiring pattern
US7332816B2 (en) 1998-05-19 2008-02-19 Ibiden Co., Ltd. Method of fabricating crossing wiring pattern on a printed circuit board
EP1670300A3 (en) * 1998-05-19 2008-12-03 Ibiden Co., Ltd. Printed wiring board and manufacturing method of printed wiring board
EP1083779A4 (en) * 1998-05-19 2004-08-25 Ibiden Co Ltd PRINTED PCB AND METHOD OF MANUFACTURING
US8018046B2 (en) 1998-05-19 2011-09-13 Ibiden Co., Ltd. Printed wiring board with notched conductive traces
EP1341231A3 (en) * 2002-01-31 2006-07-19 STMicroelectronics, Inc. System and method for providing mechanical planarization of a sequential build up substrate for an integrated circuit package
WO2004006329A1 (ja) * 2002-07-05 2004-01-15 Fujitsu Limited ポストビアを有する薄膜基板
JP2005183740A (ja) * 2003-12-19 2005-07-07 Mitsui Mining & Smelting Co Ltd プリント配線板および半導体装置
JP2008270768A (ja) * 2007-03-22 2008-11-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
KR101109323B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판의 제조방법
JP2013128118A (ja) * 2011-12-19 2013-06-27 Samsung Electro-Mechanics Co Ltd 印刷回路基板及び印刷回路基板の製造方法
KR101510625B1 (ko) * 2013-10-24 2015-04-10 주식회사 플렉스컴 임베디드 연성회로기판의 제조방법
JP2015216293A (ja) * 2014-05-13 2015-12-03 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
US9699916B2 (en) 2014-05-13 2017-07-04 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate, and wiring substrate
JP2017122757A (ja) * 2016-01-04 2017-07-13 国立研究開発法人産業技術総合研究所 スポットサイズ変換器

Similar Documents

Publication Publication Date Title
US6190493B1 (en) Thin-film multilayer wiring board and production thereof
US4312897A (en) Buried resist technique for the fabrication of printed wiring
JP2009283739A (ja) 配線基板および配線基板の製造方法
JPH0766552A (ja) 配線基板の製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JPH0227835B2 (ja)
JPH06132663A (ja) 多層配線基板の製造方法
JPH08107263A (ja) プリント配線板の製造方法
JPH02137295A (ja) 多層プリント配線板
JPH10200234A (ja) 微細パターンのプリント配線板およびその製造方法
JPH05335719A (ja) 配線基板の製造方法
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
JPH03270292A (ja) 多層配線板の製造方法
JPH08250857A (ja) 多層配線基板の製造方法
JP3198484B2 (ja) プリント基板の製造方法
CN1942056B (zh) 柔性电路板的制造方法
JP2630097B2 (ja) 多層印刷配線板の製造方法
GB2307351A (en) Printed circuit boards and their manufacture
JPH04346492A (ja) 混成集積回路基板の製造方法
JP2003069226A (ja) 半導体装置用基板及びその製造方法
KR100259081B1 (ko) 다층 배선 기판 및 그의 제조방법
JP2790884B2 (ja) 導体パターンの形成方法
JPH05335780A (ja) プリント配線板
JPH0637427A (ja) 銅ポリイミド配線板の製造方法並びにその構造
JPH03205896A (ja) 多層プリント回路基板の製造方法