JPH0434656A - スキャン・フリップフロップの初期化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 対象論理回路の各ゲート及びスキャン・フリップフロッ
プの状態値を論理シミュレーション上で初期化するスキ
ャン・フリップフロップの初期化方式に関し、 シミュレーション・テーブルの各ゲート及ヒスキャン・
フリップフロップの状態値の初期化処理を高速化するこ
とを目的とし、 対象論理回路の各ゲート及びスキャン・フリップフロッ
プの状態値が格納されるシミュレーション・テーブルを
備え、対象論理回路のゲート及びスキャン・フリップフ
ロップの状態値を論理シミュレーション上で初期化する
スキャン・フリップフロップの初期化方式において、リ
セット値テーブルを設けて、対象論理回路の各ゲート及
びスキャン・フリップフロップの初期状態における状態
値を登録し、初期化時は、リセット値テーブルに登録さ
れた各初期値を、シミュレーション・テーブル内の対応
する各ゲート及びスキャン・フリップフロップ領域に書
き込むことにより初期化するように構成する。

〔産業上の利用分野〕

本発明は、対象論理回路をコンピュータ上でシミュレー
ションする論理シミュレーションにおいて、対象論理回
路の各ゲート及びスキャン・フリップフロップ（スキャ
ン機能付きのフリップフロップ、以下スキャンＦＦで示
す）の状態値を、論理シミュレーション上で初期化する
スキャン・フリップフロップの初期化方式に関する。

〔従来の技術〕

近年の大型コンピュータにみられる論理回路の大規模化
、高集積化に伴い、論理回路の機能と信頼性に対する検
証が益々重要視されるようになってきた。

論理回路の検証は、対象論理回路をコンピュータ上でシ
ミュレーションする論理シミュレーションによって行わ
れるが、論理回路の大規模化、高集積化に伴って、論理
回路のテスト・パターン数も増加し、テスト・パターン
の作成又はパターン検証の処理時間の高速化が要求され
るようになってきた。中でも、■テスト・パターンの作
成が終了する毎に、論理回路の初期状態を論理的にシミ
ュレーションするリセット・シミュレーションが行われ
るが、テスト・パターン数が増大するのに伴って、この
リセット・シミュレーション処理に要する時間が問題と
なってきた。

論理回路を構成するフリップフロップは、その検証を容
易にするために、スキャン機能を持つように構成される
。このスキャン機能付きフリップフロップ、すなわちス
キャンＦＦの動作には、大きく分けてクロック動作、リ
セット動作、スキャンイン動作及びスキャンアウト動作
の４種類の動作がある。

クロック動作では、クロックが入ると入力データをサン
プルし、クロックが閉じると、サンプルしたデータをホ
ールドする動作がおこなわれる。

リセット動作では、対象回路内の全フリップフロップに
スキャン・アドレスを分配し、全フリップフロップを非
同期で同時にセット／リセットすることにより、その内
容を初期化する動作が行われる。このリセット動作は、
スキャンイン動作の前に必ず必要な前動作である。

スキャンイン動作では、スキャン・アドレスにより選ば
れた任意の１つのフリップフロップの内容を、リセット
動作時と逆の値にする動作が行われる。

スキャンアウト動作では、スキャン・アドレスにより選
ばれた任意の１つのフリップフロップの内容を、専用の
スキャンアウト線を介して読み出す動作が行われる。

次に第３図〜第５図を参照して、従来のスキャンＦＦの
リセット・シミュレーション方式について説明する。第
３図ばシミュレーションの対象となる論理回路の１例の
構成及びシミュレーション・テーブルの説明図であり、
第４図はスキャンＦＦの１例についての詳細な構成の説
明図であり、第５図はスキャンＦＦを動作タイミング・
チャートを示したものである。

第３図（ａ）において、２１〜２４は論理回路を構成す
る論理素子であり、３１〜３５はスキャンＦＦである。

各スキャンＦＦ３１〜３５は、詳細には第４図に示すよ
うな構成のものであるが、第３図（ａ）にはゲートとし
て、データの入出力ゲートだけが示されている。

ＣＬＫはクロックが入力される端子であり、ＰＩＮＩは
スキャンＦＦ３４のデータ入力端子であり、ＰＩＮ２は
スキャンＦＦ３５のデータ入力端子であり、ＰＩＮ３は
論理素子２２の出力端子である。これらの入出力端子は
、スキャンＦＦ３４．３５の入力ゲート及び論理素子２
２の出方ゲートにそれぞれ接続する。

この構成において、各論理素子２１〜２４０機能試験を
行うときは、スキャンＦＦ３１〜３５に対し、その初期
値と異なる所定のテスト・バターン作成用のデータをス
キャンイン（ＳＣＡＮ−ＩＮ）すなわち書込みをする。

次いで、ＣＬＫ端子よりクロックＣＬＯＣＫを１回入力
して各論理素子２１〜２４に前段の各スキャンＦＦの値
を入力して演算を行わせた後、各スキャンＦＦ３１〜３
５の内容をスキャンアウト（ＳＣＡＮ−ＯＵＴ）すなわ
ち読出しを行うことによりテスト・パターンが作成され
る。

この作成されたテスト・パターンを検証することにより
、各論理素子の機能を検証することができる。

例えば、論理素子２１０機能試験をする場合には、スキ
ャンＦＦ３１〜３２に所定のテスト・パターン作成用の
データをスキャンインしてから、ＣＬＫ端子よりクロッ
クＣＬＯＣＫを１回入力する。

これにより、スキャンＦＦ３１及び３２にスキャンイン
された値が論理素子２１０入カゲートに加えられ、論理
素子２１の演算結果がスキャンＦＦ３３に入力される。

次いで、スキャンＦＦ３５の内容をスキャンアウトする
ことにより、論理素子２１の機能試験用のテスト・パタ
ーンが作成される。この作成されたテスト・パターンを
検証することにより、論理素子２１０機能を検証するこ
とができる。

次のテスト・パターンを作成するときは、各スキャンＦ
Ｆ３１〜３５の内容を、所定の初期状態の値（初期値）
にリセットする必要がある。

各スキャンＦＦをリセット（初期化）する場合は、対象
論理回路内の全スキャンＦＦ３１〜３５にスキャン・ア
ドレスを分配し、全スキャンＦＦを非同期で同時にセッ
ト／リセットすることにより、その内容を初期化する動
作が行われる。

以上は、シミュレーション対象となる論理回路のスキャ
ンイン、スキャンアウト及びリセット時各動作を説明し
たものであるが、この対象論理回路をコンピュータ上で
論理シミュレーションする場合は、第３図（ｂ）に示す
シミュレーション・テーブル４０を用いて論理シミュレ
ーションが行われる。

シミュレーション・テーブル４０は、対象論理回路の各
ゲート及びスキャンＦＦに対応する領域４１□〜４１ｎ
を備えており、各領域には、対応する各ゲート及びスキ
ャンＦＦ状態値を含む各種の論理情報が格納され、一般
に複数個存在する。

また各領域４１．〜４１ｎ内の状態値領域４２１〜４２
ｎには、対応する各ゲート及びスキャンＦＦ状態値が格
納される。領域４１１〜４１ｎのその他の部分には、各
ゲートやスキャンＦＦの接続関係に関する情報を含めて
対象論理回路を表現する情報が格納される。

対象論理回路をコンピュータ上で論理シミュレーション
する場合は、対象論理回路の各クロック動作、スキャン
イン動作、スキャンアウト動作及びリセット動作時にお
ける各ゲート及びスキャンＦＦの状態値を、シミュレー
ション・テーブル４０の各領域４１＋〜４２ｎに順番に
書き込んでいくことにより行われる。

次に第４図及び第５図を参照して、スキャンＦＦの詳細
な構成とその動作について説明する。なお、以下の説明
は、スキャンＦＦ３１の構成及び動作に関する説明であ
るが、その説明は他のスキャンＦＦにも共通するもので
ある。

第４図におイテ、３１１〜３１６はＮＯＡ回路である。

ただし、ＮＯＡ回路３１１がらは、正論理出力と負論理
出力（小白丸で示す）が発生され、ＮＯＡ回路３１６か
らは、２個の負論理出力が発生される。

ＮＯＡ回路３１１には、りｏ　７り（ＣＬＯＣＫ）が入
力される。ＮＯＡ回路３１２には、データ（ＤＡＴＡ）
及びＮＯＡ回路３１１の正論理出力が入力される。

ＮＯＡ回路３１３には、ＮＯＡ回路３１１の負論理出力
と、ＮＯＡ回路３１５の出力と、ＮＯＡ回路３１６の出
力とが入力される。

一方、ＮＯＡ回路３１４には、スキャン・アドレス５Ａ
ＤＲとＮＯＡ回路３１６の出力とが入力され、その出力
ゲートからは、クロックＣＬＯＣＫ入力時のスキャンＦ
Ｆの状態値をホールドしたホールド状態信号（ＬＳＴＡ
ＴＥ）が出力される。

ＮＯＡ回路３１５には、スキャン・アドレス５ＡＤＲと
スキャンイン信号（ＳＩＮ）とが入力される。ＮＯＡ回
路３１６には、リセット信号（ＲＥＳＥＴ）とＮＯＡ回
路３１２及び３１３の出力とが入力され、その２個の出
力ゲートからは、フリツプフロツプの状態を表す状態信
号（ＳＴＡＴＥ）が出力されるが、その一方の出力は、
ＮＯＡ回路３１４に入力される。

次に第４図の論理回路のクロック動作、リセット動作及
びスキャンイン動作を、第５図の動作タイミングチャー
トを参照して説明する。

（１）　　クロック動作 クロック動作時は通常のフリップフロップ動作が行われ
る。クロック動作時は、第５図（ｂ）及び（ロ）に示す
ように、リセット信号ＲＥＳＥＴは負レベルであり、ス
キャンイン信号ＳＩＮは正レベルである。

したがって、第５図の（ａ）に示す負レベルのクロック
ＣＬＯＣＫが入力されると、入力されたデータＤＡＴＡ
は、ＮＯＡ回路３１１及び３１２によりサンプルされ、
ＮＯＡ回路３１６からは、第５図（ｆ）に示すようにサ
ンプルされたデータ（状態信号５ＴＡＴＥ）が出力され
ることになる。

次いで、クロックＣＬＯＣＫが閉じると、ＮＯＡ回路３
１３及び３１６によりサンプル時のスキャンＦＦのデー
タがホールドされ、第５図（６）に示すようにホールド
状態信号ＬＳＴＡＴＥが出力される。

（２）　　リセット動作 リセット動作時は、クロック信号ＣＬＯＣＫ及びスキャ
ンイン信号ＳＩＮは、第５図（ａ）及び（ｄ）に示すよ
うに正レベルである。また、スキャン・アドレス信号５
ＡＤＲも負レベルである。

この状態において、第５図の（ａ）に示すように負レベ
ルのリセット信号ＲＥＳＥＴがＮＯＡ回路３１６に入力
されると、ＮＯＡ回路３１６の出力する状態信号５ＴＡ
ＴＥは、第５図（ｆ）に示すように正レベルから負レベ
ルに変わる。

一方、ＮＯＡ回路３１４の入力はいずれも負レベルであ
るので　その出力するホールド状態信号ＬＳＴＡＴＥは
、第５図（ｅ）に示すように正レベルになる。

（３）スキャンイン動作 スキャンイン動作時は、クロック信号ＣＬＯＣＫは、第
５図（ａ）に示すように正レベルである。

方、リセット信号ＲＥＳＥＴ及びスキャン・アドレス信
号Ｓ＾ＯＲは、ともに負レベルである。

この状態において、第５図（ｄ）に示すように負レベル
のスキャンイン１号ＳＩＮがＮＯＡ［ｉ、１３１５に入
力されると、ＮＯＡ回路３１５の出方は正レベルになる
。

この結果、ＮＯＡ回路３１６の入力はすべて負レベルに
なるので、その出力する状態信号５ＴＡＴＥは、第５図
図に時示すように負レベルから正レベルに変わる。一方
、ＮＯＡ回路３１４は、ＮＯＡ回路３１６の正レベル状
態信号５ＴＡＴＥを受けて、その出力するホールド状態
信号ＬＳＴＡＴＥは、第５図（ｅ）に示すように正ベル
がら負レベルに変わる。

このように、スキャンイン動作により、状態信号５ＴＡ
ＴＥ及びホールド状態信号ＬＳＴＡＴＥは、そのリセッ
ト時の状態の値（初期値）とは逆の値に変えられること
になる。したがって、作成さレタテスト・パターンの状
態値と対応するスキャンＦＦの初期値とを対比すること
により、論理素子の機能か正常であるが否かを検証する
ことができる。

以上説明したスキャンＦＦを用いた論理回路をコンピュ
ータ上で論理シミュレーションを行う場合には、前述の
ように、対象論理回路の各クロック動作、スキャンイン
動作、スキャンアウト動作及びリセット動作時における
各ゲート及びスキャンＦＦの状態値を、シミュレーショ
ン・テーブル４０の各９Ｍ域４１１〜４２ｎに順番に書
き込まれる。

例えばリセット・シミュレーションの場合は、対象論理
回路上の全スキャンＦＦにスキャン・アドレスを分配し
、全スキャンＦＦにリセット動作を行わせた後、各スキ
ャンＦＦのリセット値（初期値）が、シミュレーション
・テーブル４ｏに書き込まれる。

〔発明が解決しようとする課題〕

従来のスキャンＦＦの状態値を論理シミュレーション上
で初期化する従来のりセント・シミュレーション方式は
、前述のように、対象論理回路上の全スキャンＦＦにス
キャン・アドレスを分配して、全スキャンＦＦにリセッ
ト動作を行わせた後に、各スキャンＦＦのリセット値（
初期値）を、シミュレーション・テーブル４０に書き込
むようにしていた。

このように対象回路上の全スキャンＦＦにスキャン・ア
ドレスを分配する処理には時間が掛かること、また各論
理素子をすべて動作させる必要が有ることから、論理シ
ミュレーション上でスキャンＦＦを初期化するリセット
・シミュレーション処理に時間が掛かり、全体の論理シ
ミュレーション処理速度が低下するという不都合があっ
た。

リセット・シミュレーションは、各テスト・パターン毎
に行われるため、論理回路の大規模化、高集積化に伴い
、テスト・パターンの数が急速に増大すると、リセット
・シミニレ−ジョン処理時間もテスト・パターンの数に
比例して増大するようになるので、極めて不都合である
。

本発明は、リセット・シミュレーションを行うことなく
、対象論理回路の各ゲート及びキャンＦＦの状態値を論
理シミュレーション上で初期化することにより、スキャ
ンＦＦの初期化処理を高速化するように改良したスキャ
ンＦＦの初期化方式を提供することを目的とする。

〔課題を解決するための手段〕

前述の課題を解決するために本発明が採用した手段を、
第１図の原理図を参照して説明する。

第１図において、同図０））及び（Ｃ）の１１はシミュ
レーション・テーブルであり、対象論理回路のゲート及
びスキャン・フリップフロップの状態値が格納される。

シミュレーション・テーブル１１は、第３図（ロ）に示
したシミュレーション・テーブル４０と同様な構成であ
り、対象論理回路の各ゲート及びスキャンＦＦに対応す
る領域１１１１〜１１１ｎを備えており、各領域には、
対応する各ゲート及びスキャンＦＦの状態値を含む各種
の論理情報が格納され、一般に複数個存在する。

また各領域１１１．〜１１１ｎ内の状態値領域１１２、
〜１１２ｎには、対応する各ゲート及びスキャンＦＦ状
態値が格納される。領域１１１゜〜１ｌｌｎのその他の
部分には、各ゲートやスキャンＦＦの接続関係に関する
情報を含めて対象論理回路を表現する情報が格納される
。

同図（ｂ）に示した各状態値領域１１２１〜１１２ｎの
各状態値は、各ゲート及びスキャンＦＦのリセット前の
値であり、同図（Ｃ）に示した各領域１１１、〜１１１
ｎの値は、対応する各ゲート及びスキャンＦＦのリセッ
ト後、すなわち初期値を示したものである。

同図（ａ）の１２はリセット値テーブルであり、対象論
理回路の各ゲート及びスキャンＦＦに対応するリセット
値領域１２１１〜１２１ｎを備えており、各リセット値
領域には、対応する各ゲート及びスキャンＦＦのリセッ
ト時の状態値、すなわち初期値が登録される。本発明は
、第１図に示したりセラトイ直テーフ゛Ｊし１１及びシ
ミュレーション・テーブル１２を用いて実施されるもの
であって、以下のように構成される。すなわち、 対象論理回路の各ゲート及びスキャン・フリップフロッ
プの状態値が格納されるシミュレーション・テーブル（
１１）を備え、対象論理回路のゲート及びスキャン・フ
リップフロップの状態値を論理シミュレーション上で初
期化するスキャン・フリップフロップの初期化方式にお
いて、（ａ）　　リセット値テーブル（１２）を設けて
、対象論理回路の各ゲート及びスキャン・フリップフロ
ップの初期状態における状態値を登録し、（ｂ）　　初
期化時は、リセット値テーブル（１１）に登録された対
象論理回路の各ゲート及びスキャン・フリップフロップ
の初期値を、シミュレーション・テーブル（１１）内の
対応する各ゲート及びスキャン・フリップフロップ領域
に書き込むことにより初期化する、 ように構成される。

〔作　用〕

対象論理回路が所定の動作をするかをテストするテスト
・パターンの数は極めて多いが、各テスト・パターンを
作成時の初期状態値はすべて共通である。

そこで、本発明では、リセット値テーブル１２を設け、
対象論理回路の各ゲート及びスキャンＦＦの初期状態に
おける値を予め求めて、リセット値テーブル１２に登録
しておく。これにより、リセット値領域１２１　ｔ　〜
１２１　ｎには、第１図（ａ）に示すように、対象論理
回路の各ゲート及びスキャンＦＦの初期値が登録される
。各ゲート及びスキャンＦＦの初期値はその初期状態に
対応してＯまたは１の値をとるので、・リセット値ｔＭ
Ｍ　１２１、〜１２１ｎの初期値は、一般に図示のよう
にＯ又はｌの値をとることになる。

一方、シミュレーション・テーブル１１の各状ｍ＊領域
１１２ｔ〜１１２ｎには、１つ前ノテスト・パターンで
スキャンインされた各スキャンＦＦ及びゲートの状態値
が、図示のように格納されている。

１つ前のテスト・パターンの検証処理が終了して次のテ
スト・パターンが作成されるときは、各スキャンＦＦは
リセットされるので、シミュレーション°テーブル１１
の各状態情値域１１２１〜１１２ｎの内容も、対応する
スキャンインの初期値に更新する必要かある。

本発明では、リセット値テーブル１２のリセット値領域
１２１１〜１２１ｎに登録されている初期値を、シミュ
レーション・テーブル１１内の対応する状態値領域１１
２．〜１１２ｎに書き込むことより、第１図（Ｃ）に示
すようにシミュレーション・テーブル１１を初期化する
。

これにより、従来のリセット・シミュレーション方式の
ように、対象論理回路上の全スキャンＦＦにスキャン・
アドレスを分配し、全スキャンＦＦにリセット動作を行
わせる必要がなくなり、シミュレーション・テーブル１
１内の各状態値領域１１２１〜１１２ｎの内容を容易か
つ速やかに初期化することができる。

以上のように、本発明は、対象論理回路の各ゲート及び
スキャンＦＦの初期状態における値を予め求めておき、
シミュレーション・テーブル１１に前記初期値をを書き
込むことにより、対象論理回路の各ゲート及びスキャン
ＦＦを初期化するようにしたので、従来方式のようなリ
セット・シミュレーション動作が不要になり、各スキャ
ンＦＦの初期化処理時間を大幅に短縮することができる
。

また、１回求めた各スキャンＦＦの初期状態値を使用す
ることより、異なるテスト・パターンを共通に初期化す
ることができるので、論理回路の大規模化、高集積化に
伴ってテスト・パターン数が増大する程、リセット・シ
ミュレーションにより初期化を行う従来方式に比較して
、初期化処理時間を短縮効果を増大させることが可能で
ある。

〔実施例〕

本発明の一実施例を、第２図及び第３図を参照して説明
する。第２図は、同実施例の実施システムの説明図であ
る。第３図は同実施例のシミュレーシヲン対象論理回路
の説明図であり、その構成及び動作内容については先に
説明したとおりである。

（Ａ）実施システムの構成 第２図において、シミュレーション・テーブル１１、そ
の内部に設けられた各領域１１１．〜１１１ｎ、各領域
内の状態値領域１１２．１１２ｎ及びリセット値テーブ
ル１２、その内部に設けられた各リセット値領域１２１
１〜１２１ｎの内容については、第１図で説明したとお
りである。

同図Φ）に示した各状態値領域１１２．〜１１２ｎの各
状態値は、各ゲート及びスキャンＦＦのリセット前の値
であり、同図（Ｃ）に示した各領域１１１、〜１ｌｌｎ
の値は、対応する各ゲート及びスキャンＦＦのリセット
後、すなわち初期値を示したものである。

１３はプロセッサであり、対象論理回路に対する論理シ
ミュレーション処理を行う。

１４はメモリ装置であり、プロセッサ１３の行う論理シ
ミュレーション処理を制御する制御プログラムが格納さ
れる。なお、シミュレーション・テーブル１１及びリセ
ット値テーブル１１をメモリ装置１４の中に設けるよう
にしてもよい。

（Ｂ）実施例の動作 本発明の一実施例を、第３図の論理回路を論理シミュレ
ーション上で初期化する場合を例にとって説明する。な
お、以下に説明する各処理及び動作は、特に断らない限
りメモリ装置１４の制御プログラムに従ってプロセッサ
１３によって実行されるものである。

先ず、論理シミュレーション処理開始に先立って、対象
論理回路の各ゲート及びスキャンＦＦの初期状態におけ
る値を予め求められて、リセット値テーブル１２に登録
される。

第２図（ａ）には、リセット・シミュレーション１２の
リセット値領域１２　Ｌ　、１２１ａ及び１２１、にス
キャンＦＦ３１，３２及び３３の初期値としてＯｌｌ及
び０が登録された場合が例示されている。他のスキャン
ＦＦ及び各ゲートの初期値も、同様にして対応するリセ
ット値領域に登録される（図示せず）。

一方、シミュレーション・テーブル１１の各状態値領域
１１２１〜１１２ｎには、１つ前のテスト・パターンで
スキャンインされた各スキャンＦＦ及びゲートの状態値
が、図示のように格納されている。

第２図（ｂ）には、領域１１１２．１１１４及び１１１
、の状態値領域１１２□、１１２．及び１１２、にスキ
ャンＦＦ３１．３２及び３３の状態値としてｌ、０及び
１が登録された場合が例示されている。他のスキャンＦ
Ｆ及び各ゲートの状態値も、同様にして対応する状態値
領域に格納されている。

１つ前のテスト・パターンの検証処理か終了して次のテ
スト・パターンが作成されるときは、対象論理回路の各
ゲート及びスキャンＦＦは初期化されるので、シミュレ
ーション・テーブル１１の各状態惰値域１１２．〜１１
２ｎの内容は、対応する各ゲート及びスキ→・ンＦＦの
初期値に更新ささる。

すなわち、リセット値テーブル１２のリセット値領域１
２１．〜１２１ｎに登録されている初期値を、シミュレ
ーション・テーブル１１内の対応する状態値領域１１２
１〜１１２ｎに書き込むことより、第１図（Ｃ）に示す
ように、シミュレーション・テーブル１１内の各状態値
領域１１２１〜１１２ｎの内容を容易かつ速やかに初期
化することができる。

以上第３図に示す論理回路を論理シミュレーションする
場合を例にとって本発明の一実施例に付いて説明したが
、本発明はこの実施例に限定されるものではなく、他の
任意の論理回路も同様にして、論理シミュレーション上
で初期化することができる。

〔効　果〕

以上説明したように、本発明によれば、次の諸効果が得
られる。

（１）対象論理回路の各ゲート及びスキャンＦＦの初期
状態における値を予め求めておき、シミュレーション・
テーブル１１に前記初期値を書き込むことにより、対象
論理回路の各ゲート及びスキャンＦＦを初期化するよう
にしたので、従来方式のようなりセント・シミュレーシ
ョン動作が不要になり、各スキャンＦＦの初期化処理時
間を大幅に短縮することができる。

（２）１回求めた各スキャンＦＦの初期状Ｂ（！を使用
することより、異なるテスト・パターンを共通に初期化
することができるので、論理回路の大規模化、高集積化
に伴ってテスト・パターン数が増大する程、リセット・
シミュレーションにより初期化を行う従来方式に比較し
て、初期化処理時間を短縮効果を増大させることが可能
である。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例の実施システムの構成の説明
図、 第３図は論理シミュレーション対象論理回路及びシミュ
レーション・テーブルの構成の説明図、 第４図は同論理回路のスキャンＦＦの構成の説明図、 第５図は同スキャンＦＦの動作タイミングチャートであ
る。 第１図及び第２図において、 １１・・・シミュレーション・テーブル、１１１１〜１
ｌｌｎ−・・領域、１１２＋　〜１１２　ｎ・・・状態
値領域、１２・・・リセット値テーブル、１２１１〜１
２１ｎ・・・リセット値領域。１３・・・プロセッサ、
１４・・・メモリ装置。 論理回路のスキャンＦＦの構成 第４図

Claims (1)

1. 【特許請求の範囲】 対象論理回路の各ゲート及びスキャン・フリップフロッ
   プの状態値が格納されるシミュレーション・テーブル（
   １１）を備え、対象論理回路のゲート及びスキャン・フ
   リップフロップの状態値を論理シミュレーション上で初
   期化するスキャン・フリップフロップの初期化方式にお
   いて、 （ａ）リセット値テーブル（１２）を設けて、対象論理
   回路の各ゲート及びスキャン・フリップフロップの初期
   状態における状態値を登録し、（ｂ）初期化時は、リセ
   ット値テーブル（１１）に登録された対象論理回路の各
   ゲート及びスキャン・フリップフロップの初期値を、シ
   ミュレーション・テーブル（１１）内の対応する各ゲー
   ト及びスキャン・フリップフロップ領域に書き込むこと
   により初期化すること、 を特徴とするスキャン・フリップフロップの初期化方式
   。