JPH04347729A - 情報処理装置における割り込み待ち処理方式 - Google Patents
情報処理装置における割り込み待ち処理方式Info
- Publication number
- JPH04347729A JPH04347729A JP12057691A JP12057691A JPH04347729A JP H04347729 A JPH04347729 A JP H04347729A JP 12057691 A JP12057691 A JP 12057691A JP 12057691 A JP12057691 A JP 12057691A JP H04347729 A JPH04347729 A JP H04347729A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- microprogram
- interrupt wait
- wait processing
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置において
、割り込み待ち処理ルーチンをコールする要求元の処理
フェーズを管理することにより、異常発生時の状態の把
握を容易にする割り込み待ち処理方式に関する。
、割り込み待ち処理ルーチンをコールする要求元の処理
フェーズを管理することにより、異常発生時の状態の把
握を容易にする割り込み待ち処理方式に関する。
【０００２】
【従来の技術】従来のマイクロプログラムは、割り込み
待ち処理に入るに際しては、発生する割り込み要因の異
なる処理フェーズの違いに拘らず、同一の割り込み待ち
処理ルーチンをコールし、割り込み待ち処理ルーチン内
では、割り込みが発生すると強制的に要求元にリターン
させたり、要求元のリターン要求の指示にしたがいリタ
ーンさせたりしていた。
待ち処理に入るに際しては、発生する割り込み要因の異
なる処理フェーズの違いに拘らず、同一の割り込み待ち
処理ルーチンをコールし、割り込み待ち処理ルーチン内
では、割り込みが発生すると強制的に要求元にリターン
させたり、要求元のリターン要求の指示にしたがいリタ
ーンさせたりしていた。
【０００３】
【発明が解決しようとする課題】上述した従来の割り込
み待ち処理ルーチンのコールにおいては、割り込み発生
側の異常により期待する割り込みが発生しなかった場合
、マイクロプログラムは割り込み待ち処理ルーチンの中
でストールしてしまい結果的にＳＷタイムアウトとなる
か、マイクロプログラム上のタイマー監視によりタイム
アウトとなるが、どの処理フェーズによって割り込み待
ち処理ルーチンがコールされ、どの様な内容の割り込み
を期待している時に異常が発生したのか、処理のトレー
ス等を解析しなければ判断できないという問題点がある
。
み待ち処理ルーチンのコールにおいては、割り込み発生
側の異常により期待する割り込みが発生しなかった場合
、マイクロプログラムは割り込み待ち処理ルーチンの中
でストールしてしまい結果的にＳＷタイムアウトとなる
か、マイクロプログラム上のタイマー監視によりタイム
アウトとなるが、どの処理フェーズによって割り込み待
ち処理ルーチンがコールされ、どの様な内容の割り込み
を期待している時に異常が発生したのか、処理のトレー
ス等を解析しなければ判断できないという問題点がある
。
【０００４】
【課題を解決するための手段】第１の発明は、マイクロ
プログラムが予じめ備えられた割り込み待ち処理手段を
用いて割り込み待ちを行う情報処理装置における割り込
み待ち処理方式において、前記割り込み待ち処理手段を
起動する際の前記要求元マイクロプログラムの最終アド
レスを格納し保持するレジスタと、スキャンパスにより
前記レジスタの内容を読み出す読み出し手段とを有する
ことを特徴とする。
プログラムが予じめ備えられた割り込み待ち処理手段を
用いて割り込み待ちを行う情報処理装置における割り込
み待ち処理方式において、前記割り込み待ち処理手段を
起動する際の前記要求元マイクロプログラムの最終アド
レスを格納し保持するレジスタと、スキャンパスにより
前記レジスタの内容を読み出す読み出し手段とを有する
ことを特徴とする。
【０００５】また、第２の発明は、マイクロプログラム
が予じめ備えられた割り込み待ち処理手段を用いて割り
込み待ちを行う情報処理装置における割り込み待ち処理
方式において、前記割り込み待ち処理手段を起動する際
の前記要求元マイクロプログラムの実行中フェーズをコ
ード化し前記コードを前記マイクロプログラム管理下の
記憶領域に格納し保持するコード化手段を有することを
特徴とする。
が予じめ備えられた割り込み待ち処理手段を用いて割り
込み待ちを行う情報処理装置における割り込み待ち処理
方式において、前記割り込み待ち処理手段を起動する際
の前記要求元マイクロプログラムの実行中フェーズをコ
ード化し前記コードを前記マイクロプログラム管理下の
記憶領域に格納し保持するコード化手段を有することを
特徴とする。
【０００６】また、第３の発明は、マイクロプログラム
が予じめ備えられた割り込み待ち処理手段を用いて割り
込み待ちを行う情報処理装置における割り込み待ち処理
方式において、前記割り込み待ち処理手段を起動する際
の前記要求元マイクロプログラムの実行中フェーズをコ
ード化し前記コードを格納し保持するレジスタと、スキ
ャンパスにより前記レジスタの内容を読み出す読み出し
手段とを有する。
が予じめ備えられた割り込み待ち処理手段を用いて割り
込み待ちを行う情報処理装置における割り込み待ち処理
方式において、前記割り込み待ち処理手段を起動する際
の前記要求元マイクロプログラムの実行中フェーズをコ
ード化し前記コードを格納し保持するレジスタと、スキ
ャンパスにより前記レジスタの内容を読み出す読み出し
手段とを有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１，２，３は各々第１，第２，第３の発
明の一実施例である。各図の同一番号は、同一のものを
示している。
明の一実施例である。各図の同一番号は、同一のものを
示している。
【０００９】図１において、割り込み待ち処理ルーチン
６はメインルーチン５の各種の処理の中で、割り込み待
ちの処理に入る際にコールされる。この時、同時にプロ
セッサ１の内部のマイクロプログラム・アドレスがアド
レス格納レジスタ７に格納される。アドレス格納レジス
タ７に格納された内容は割り込み信号４による割り込み
処理が終了する等して次に割り込み待ち処理ルーチン６
がコールされるまで更新されず、スキャンパス８を使用
したスキャンアウト動作により読み出すことができる。
６はメインルーチン５の各種の処理の中で、割り込み待
ちの処理に入る際にコールされる。この時、同時にプロ
セッサ１の内部のマイクロプログラム・アドレスがアド
レス格納レジスタ７に格納される。アドレス格納レジス
タ７に格納された内容は割り込み信号４による割り込み
処理が終了する等して次に割り込み待ち処理ルーチン６
がコールされるまで更新されず、スキャンパス８を使用
したスキャンアウト動作により読み出すことができる。
【００１０】図２において、割り込み待ち処理ルーチン
６は図１同様、メインルーチン５の各種の処理の中で、
割り込み待ちの処理に入る際にコールされる。但しコー
ルを実行する前に、マイクロプログラムは自分の実行中
の処理フェーズを決められた値にコード化して、処理フ
ェーズ記憶領域９に書き込む。処理フェーズ記憶領域９
は、コントロールストレッジ２の内部にあるため、診断
機能により自由に読み出すことができる。
６は図１同様、メインルーチン５の各種の処理の中で、
割り込み待ちの処理に入る際にコールされる。但しコー
ルを実行する前に、マイクロプログラムは自分の実行中
の処理フェーズを決められた値にコード化して、処理フ
ェーズ記憶領域９に書き込む。処理フェーズ記憶領域９
は、コントロールストレッジ２の内部にあるため、診断
機能により自由に読み出すことができる。
【００１１】図３において、割り込み待ち処理ルーチン
６は図１同様、メインルーチン５の各種の処理の中で、
割り込み待ちの処理に入る際にコールされる。但しコー
ルを実行する前に、マイクロプログラムは自分の実行中
の処理フェーズを決められた値にコード化し、内部バス
３を介して、処理フェーズ格納レジスタ１０に書き込む
。処理フェーズ格納レジスタ１０はスキャンパス８にも
接続され、スキャンアウト動作により読み出すことがで
きる。
６は図１同様、メインルーチン５の各種の処理の中で、
割り込み待ちの処理に入る際にコールされる。但しコー
ルを実行する前に、マイクロプログラムは自分の実行中
の処理フェーズを決められた値にコード化し、内部バス
３を介して、処理フェーズ格納レジスタ１０に書き込む
。処理フェーズ格納レジスタ１０はスキャンパス８にも
接続され、スキャンアウト動作により読み出すことがで
きる。
【００１２】図１，２，３で示されるように、割り込み
待ち処理ルーチン６をコールする時は必ず、その時の実
行アドレスまたは、実行処理フェーズを格納し、次に割
り込み待ち処理ルーチン６がコールされるまで更新され
ないような構成をとり、格納された実行アドレスや実行
処理フェーズは、マイクロプログラムの動作の正常、異
常に拘らず、読み出せるようになっている。
待ち処理ルーチン６をコールする時は必ず、その時の実
行アドレスまたは、実行処理フェーズを格納し、次に割
り込み待ち処理ルーチン６がコールされるまで更新され
ないような構成をとり、格納された実行アドレスや実行
処理フェーズは、マイクロプログラムの動作の正常、異
常に拘らず、読み出せるようになっている。
【００１３】
【発明の効果】以上説明したように本発明は、割り込み
待ち処理ルーチンをコールする際に必ず、その時の実行
アドレスまたは、実行処理フェーズを格納し、次に割り
込み待ち処理ルーチンがコールされるまで更新されない
ような構成をとり、格納された実行アドレスや実行処理
フェーズは、マイクロプログラムの動作の正常、異常に
拘らず、読み出するようにすることで、割り込みが発生
せずにタイムアウトとなったような場合に、処理のトレ
ース等を解析する事無く処理フェーズを知ることができ
、障害等の解析に有効である。
待ち処理ルーチンをコールする際に必ず、その時の実行
アドレスまたは、実行処理フェーズを格納し、次に割り
込み待ち処理ルーチンがコールされるまで更新されない
ような構成をとり、格納された実行アドレスや実行処理
フェーズは、マイクロプログラムの動作の正常、異常に
拘らず、読み出するようにすることで、割り込みが発生
せずにタイムアウトとなったような場合に、処理のトレ
ース等を解析する事無く処理フェーズを知ることができ
、障害等の解析に有効である。
【図１】第１の発明の一実施例を示す構成図である。
【図２】第２の発明の一実施例を示す構成図である。
【図３】第３の発明の一実施例を示す構成図である。
１ プロセッサ
２ コントロールストレッジ
３ 内部バス
４ 割り込み信号
５ メインルーチン
６ 割り込み待ち処理ルーチン
７ アドレス格納レジスタ
８ スキャンパス
９ 処理フェーズ記憶領域
Claims (3)
- 【請求項１】 マイクロプログラムが予じめ備えられ
た割り込み待ち処理手段を用いて割り込み待ちを行う情
報処理装置における割り込み待ち処理方式において、前
記割り込み待ち処理手段を起動する際の前記要求元マイ
クロプログラムの最終アドレスを格納し保持するレジス
タと、スキャンパスにより前記レジスタの内容を読み出
す読み出し手段とを有することを特徴とする情報処理装
置における割り込み待ち処理方式。 - 【請求項２】 マイクロプログラムが予じめ備えられ
た割り込み待ち処理手段を用いて割り込み待ちを行う情
報処理装置における割り込み待ち処理方式において、前
記割り込み待ち処理手段を起動する際の前記要求元マイ
クロプログラムの実行中フェーズをコード化し前記コー
ドを前記マイクロプログラム管理下の記憶領域に格納し
保持するコード化手段を有することを特徴とする情報処
理装置における割り込み待ち処理方式。 - 【請求項３】 マイクロプログラムが予じめ備えられ
た割り込み待ち処理手段を用いて割り込み待ちを行う情
報処理装置における割り込み待ち処理方式において、前
記割り込み待ち処理手段を起動する際の前記要求元マイ
クロプログラムの実行中フェーズをコード化し前記コー
ドを格納し保持するレジスタと、スキャンパスにより前
記レジスタの内容を読み出す読み出し手段とを有するこ
とを特徴とする情報処理装置における割り込み待ち処理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12057691A JPH04347729A (ja) | 1991-05-27 | 1991-05-27 | 情報処理装置における割り込み待ち処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12057691A JPH04347729A (ja) | 1991-05-27 | 1991-05-27 | 情報処理装置における割り込み待ち処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04347729A true JPH04347729A (ja) | 1992-12-02 |
Family
ID=14789709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12057691A Pending JPH04347729A (ja) | 1991-05-27 | 1991-05-27 | 情報処理装置における割り込み待ち処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04347729A (ja) |
-
1991
- 1991-05-27 JP JP12057691A patent/JPH04347729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04347729A (ja) | 情報処理装置における割り込み待ち処理方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JP2009070212A (ja) | マルチプロセッサシステム | |
| JP2979553B2 (ja) | 障害診断方式 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPS62175838A (ja) | シフトアウト・デ−タの収集方式 | |
| JPH02244232A (ja) | 情報処理装置 | |
| JP3097621B2 (ja) | 自己診断方式 | |
| JPH0652012A (ja) | 装置周辺部の診断機能を持つ情報処理装置 | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPH0226249B2 (ja) | ||
| JPH0341528A (ja) | 計算機における診断装置 | |
| JPH02212948A (ja) | 中央処理装置の障害情報収集装置 | |
| JPH02240799A (ja) | Ｐｏｓの故障事前予防システム | |
| JPS62209634A (ja) | マイクロスキヤン制御方式 | |
| JPS61269746A (ja) | 情報処理装置 | |
| JPH0132539B2 (ja) | ||
| JPH05274173A (ja) | 擬似障害設定方式 | |
| JPS62175837A (ja) | シフトイン・デ−タのセツト方式 | |
| JPH011041A (ja) | 障害早期検出方式 | |
| JPS63111554A (ja) | 共有メモリ試験方式 | |
| JPS60100230A (ja) | 実時間主記憶部検査装置 | |
| JPH0756765A (ja) | 入出力処理装置のデバッグ装置 |