JPH04347736A - 情報処理装置の再試行方式 - Google Patents

情報処理装置の再試行方式

Info

Publication number
JPH04347736A
JPH04347736A JP3149730A JP14973091A JPH04347736A JP H04347736 A JPH04347736 A JP H04347736A JP 3149730 A JP3149730 A JP 3149730A JP 14973091 A JP14973091 A JP 14973091A JP H04347736 A JPH04347736 A JP H04347736A
Authority
JP
Japan
Prior art keywords
processing circuit
processing
circuit
state
internal resources
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3149730A
Other languages
English (en)
Other versions
JP3094516B2 (ja
Inventor
Hidetaka Oki
沖 秀隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03149730A priority Critical patent/JP3094516B2/ja
Publication of JPH04347736A publication Critical patent/JPH04347736A/ja
Application granted granted Critical
Publication of JP3094516B2 publication Critical patent/JP3094516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置の再試行方
式に関し、特に、機械的誤り或いは論理的不正事象が発
生した場合に於ける情報処理装置の再試行方式に関する
【0002】
【従来の技術】従来より、情報処理装置に於いては、機
械的誤り或いは論理的不正事象が発生した場合、処理を
再試行するということが行なわれている。
【0003】図2は従来のこの種の情報処理装置の一例
を示すブロック図であり、処理回路201と、主記憶装
置等の外部資源205とから構成されている。尚、この
図2に示した情報処理装置は命令カウンタの値に従って
ストアードプログラムを取り出し、その内容に従って演
算機能を制御し、処理を実行するものとする。
【0004】処理回路201は、演算処理を行なう演算
回路202と、演算用レジスタ,メモリ等の内部資源2
03と、処理回路201と外部資源205とを接続する
入出力端子204と、演算回路202と外部資源205
との間でやりとりされる信号のパリティ誤り等の機械的
誤りを検出する機械的誤り検出回路206と、論理的に
不正な処理が行なわれたことを検出する論理的不正検出
回路207と、演算回路202の制御,内部資源203
の更新等を行なう制御回路208とから構成されている
【0005】次に図2の動作を説明する。
【0006】処理回路201で処理が行なわれている時
に、機械的誤り検出回路206或いは論理的不正検出回
路207が機械的誤り,論理的不正事象を検出すると、
そのことが制御回路208に通知される。
【0007】制御回路208は機械的誤り検出回路20
6から通知を受けた場合は間欠故障のことが多いため、
先ず、演算回路202を停止させ、次いで、内部資源2
03に含まれる幾つかのレジスタの状態を適当な時点(
例えば、チェックポイント)の状態に戻し、その後、演
算回路202に処理を再試行(同一のデータを用いて同
一の処理を行なわせる)させる。
【0008】また、論理的不正検出回路207から通知
を受けた場合は、先ず、演算回路202を停止させ、次
いで、内部資源203に含まれる幾つかのレジスタの状
態を適当な時点の状態に戻す。その後、内部資源203
内のデータの一部を入れ換え、演算回路202に処理を
再開(異なるデータを用いて同一の処理を行なわせる)
させるか、或いは内部資源203の全部或いは一部を適
当な時点の状態に戻して、演算回路202に別の処理を
実行させる。
【0009】このように、処理を再試行,再開させるた
めには、内部資源203内の幾つかのレジスタの状態を
適当な時点の状態にしなければならないため、従来は、
それを更新してしまうと再試行,再開が困難或いは不可
能になるレジスタの内容を別の場所に退避させておき、
機械的誤りや論理的不正事象の発生時に、退避させてあ
る情報を用いてレジスタの状態をそれ以前の状態に戻す
措置や、極力その更新を遅らせる措置等がとられている
【0010】図3は図2に示した処理回路201と同一
構成の処理回路301,302を二重化し、両者に同時
に同一の処理を行なわせることにより、機械的誤りに対
処させるようにした従来の情報処理装置を示したブロッ
ク図であり、処理回路301,302は外部資源303
を共用している。
【0011】即ち、図3に示した情報処理装置は2個の
処理回路301,302の内の一方(例えば処理回路3
01とする)で機械的誤りが検出された場合、機械的誤
りの検出された処理回路301を切り離すか、或いは処
理回路302の内部資源の状態を処理回路301に移送
し、処理を再開させることにより、機械的誤りに対処す
るようにしている。尚、論理的不正事象が検出された場
合は、図2の情報処理装置と同様な処理が行なわれる。
【0012】
【発明が解決しようとする課題】上述したように、図2
の従来例は、それを更新してしまうと、再試行が困難或
いは不可能になる内部資源の状態を予め別の場所に退避
させておき、機械的誤りや論理的不正事象の発生により
、内部資源の状態をそれ以前の適当な時点の状態に戻す
ようにしたり、更新を極力遅くするようにしているため
、再試行のための制御が複雑になるという問題がある。 特に、処理の高速化を狙い、パイプラインを行なってい
る情報処理装置に於いては、再試行のために退避させて
おく内部資源や、更新を極力遅くする内部資源が非常に
多くなるため、制御が非常に複雑になるという問題があ
る。
【0013】また、図3の構成では、通常、機械的誤り
の発生が両者で同時に起こる可能性は極めて低いと考え
られ、一方で機械的誤りを検出した際の再開を行なうた
めの特別な手段は、個々の処理回路301,302には
必要とされない。しかし、論理的不正事象の検出は両者
で同時に起こるので、適切な処理を再開するためには内
部資源を退避しておく必要があり、図2の従来技術と同
様の問題点を有する。
【0014】本発明の目的は制御が容易な情報処理装置
の再試行方式を提供することにある。
【0015】
【課題を解決するための手段】本発明は上記目的を達成
するため、(A)第1の処理回路と、前記第1の処理回
路に対して所定サイクル遅れて動作する第2の処理回路
とを設け、前記第1の処理回路は、自処理回路に於いて
機械的誤り或いは論理的不正事象を検出することにより
、前記第2の処理回路に対して障害検出を通知し、前記
第2の処理回路からその内部資源の状態を示す情報が送
られてくることにより、送られてきた情報に従って自処
理回路の内部資源の状態を更新した後、処理を再試行,
再開し、前記第2の処理回路は、前記第1の処理回路か
ら障害検出が通知されることにより、自処理回路の内部
資源の状態を示す情報を前記第1の処理回路に送信する
ものである。
【0016】また、本発明は第1の処理回路に対して所
定サイクル遅れて動作する第2の処理回路の再試行のた
めの制御を容易にするため、(B)第1の処理回路と、
前記第1の処理回路に対して所定サイクル遅れて動作す
る第2の処理回路とを設け、前記第1の処理回路は、前
記第2の処理回路から障害検出が通知されることにより
、自処理回路の内部資源の状態を示す情報を前記第2の
処理回路に送信し、前記第2の処理回路は、自処理回路
に於いて機械的誤り或いは論理的不正事象を検出するこ
とにより、前記第1の処理回路に対して障害検出を通知
し、前記第1の処理回路からその内部資源の状態を示す
情報が送られてくることにより、送られてきた情報に従
って自処理回路内の内部資源の状態を更新した後、処理
を再試行,再開するするものである。
【0017】また、更に、本発明は、第1,第2の処理
回路の再試行のための制御を容易にするため、(C)第
1の処理回路と、前記第1の処理回路に対して所定サイ
クル遅れて動作する第2の処理回路とを設け、前記第1
の処理回路は、自処理回路に於いて機械的誤り或いは論
理的不正事象を検出することにより、前記第2の処理回
路に対して障害検出を通知し、前記第2の処理回路から
その内部資源の状態を示す情報が送られてくることによ
り、送られてきた情報に従って自処理回路の内部資源の
状態を更新した後、処理を再試行,再開し、前記第2の
処理回路は、自処理回路に於いて機械的誤り或いは論理
的不正事象を検出することにより、前記第1の処理回路
に対して障害検出を通知し、前記第1の処理回路からそ
の内部資源の状態を示す情報が送られてくることにより
、送られてきた情報に従って自処理回路内の内部資源の
状態を更新した後、処理を再試行,再開するものである
【0018】
【作用】(A)の構成に於いては、第1の処理回路に機
械的誤り或いは論理的不正事象が発生すると、第1の処
理回路から第2の処理回路に対して障害検出が通知され
る。第2の処理回路は第1の処理回路から障害検出が通
知されると、自処理回路内の内部資源の状態を示す情報
を第1の処理回路に送信する。第1の処理回路では第2
の処理回路から送られてきた情報に従って自処理回路内
の内部資源の状態を更新し、その後、処理を再試行,再
開する。
【0019】(B)の構成に於いては、第2の処理回路
に機械的誤り或いは論理的不正事象が発生すると、第2
の処理回路から第1の処理回路に対して障害検出が通知
される。第1の処理回路は第2の処理回路から障害検出
が通知されると、自処理回路内の内部資源の状態を示す
情報を第2の処理回路に送信する。第2の処理回路では
第1の処理回路から送られてきた情報に従って自処理回
路内の内部資源の状態を更新し、その後、処理を再試行
,再開する。
【0020】(C)の構成に於いては、第1の処理回路
に機械的誤り或いは論理的不正事象が発生すると、(A
)の構成に示す処理が行なわれ、第2の処理回路に機械
的誤り或いは論理的不正事象が発生することにより(B
)の構成に示す処理が行なわれる。
【0021】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図1は本発明の実施例のブロック図で
あり、第1の処理回路101と、第2の処理回路120
と、第1,第2の処理回路101,120からアクセス
可能な主記憶装置等の外部資源106と、サイクル遅延
回路107とから構成されている。
【0022】第1,第2の処理回路101,120は同
期クロック信号109に同期して動作するクロック同期
型の処理回路であり、第2の処理回路120は第1の処
理回路101に対して所定クロックサイクルだけ遅れて
動作している。
【0023】第1,第2の処理回路101,120はそ
れぞれ演算回路102,112と、内部資源103,1
13と、検出回路104,114と、制御回路105,
115とを備えている。
【0024】内部資源103,113は命令カウンタ,
レジスタ,内蔵メモリ等を含んでいる。
【0025】演算回路102,112は同期クロック信
号に同期して内部資源103,113及び外部資源10
6をアクセスし、情報の処理を進める。
【0026】検出回路104,114は演算回路102
,112が外部資源106をアクセスする過程で発生す
るパリティ誤り等の機械的誤りや、演算回路102,1
12が内部資源103,113をアクセスする過程で発
生する論理的に不正な処理等の論理的不正事象を検出す
る。
【0027】制御回路105,115は演算回路102
,112の制御,内部資源103,113の更新,相手
処理回路120,101との通信を行なう。
【0028】サイクル遅延回路107は先入先出バッフ
ァから構成され、第1の処理回路101が外部入出力信
号線108を介して外部資源106の内容を取り出した
時に、第2の処理回路120へ入力するのを第2の処理
回路120側が遅れている分だけ遅延させる。
【0029】次に本実施例の動作を説明する。
【0030】第2の処理回路120は第1の処理回路1
01に対して所定クロックサイクルだけ遅れて動作して
いる。第1,第2の処理回路101,120が実行する
プログラムは以下の点を除き、全く同じものである。即
ち、第1の処理回路101で実行するプログラムに含ま
れる外部資源106に対するリード命令が、第2の処理
回路120で実行するプログラムではサイクル遅延回路
107に対するリード命令に置き換えられ、第1の処理
回路101で実行するプログラムに含まれる外部資源1
06に対するライト命令が、第2の処理回路120で実
行するプログラムではノーオペレーション命令に置き換
えられる。
【0031】今、例えば、先行して処理を行なっている
第1の処理回路101の検出回路104で機械的誤り或
いは論理的不正事象が検出されたとする。
【0032】検出回路104は機械的誤りや論理的不正
事象を検出すると、その旨を制御回路105に通知する
【0033】この通知を受けると、制御回路105は先
ず、自処理回路101内の演算回路102に処理中断を
指示すると共に、相互制御信号線110を介して第2の
処理回路120内の制御回路115に障害発生を通知す
る。
【0034】制御回路115は障害発生の通知を受ける
と、自処理回路120内の演算回路112に処理中断を
指示し、その後、内部資源情報移送線111を介して内
部資源113の状態を第1の処理回路101内の内部資
源103に移送する。ここで、第2の処理回路120は
第1の処理回路101に対して所定クロックサイクルだ
け遅れて動作しているので、第2の処理回路120内の
内部資源113の状態を第1の処理回路101内の内部
資源103に移送することにより、内部資源103の状
態を機械的誤り或いは論理的不正事象が発生する以前の
状態に戻すことができる。
【0035】第1の処理回路101内の制御回路105
は内部資源103の状態が機械的誤り或いは論理的不正
事象が発生する以前の状態に戻されると、以下の処理を
行なう。
【0036】即ち、検出回路104から機械的誤りの発
生が通知されている場合は、従来例と同様に、演算回路
102に中断した処理と同一の処理を再試行させる。
【0037】また、検出回路104から論理的不正事象
の発生が通知されている場合も、従来例と同様に、内部
資源103内のデータの一部を入れ換え、演算回路10
2に処理を再開させるか、或いは内部資源103の全部
或いは一部を適当な時点の状態に戻して演算回路102
に別の処理を実行させる。
【0038】次に、後続して処理を行なっている第2の
処理回路120で機械的誤りや論理的不正事象が発生し
た場合の動作を説明する。
【0039】第2の処理回路120内の検出回路114
は機械的誤りや論理的不正事象を検出すると、そのこと
を制御回路115に通知する。ここで、検出回路114
が検出した誤りは、その誤りが論理的不正事象なら先行
する第1の処理回路101内の検出回路104でも検出
されるはずなので、機械的誤りと見做してかまわない。 従って、検出回路114には機械的誤りを検出する機能
だけを持たせるようにしても良い。
【0040】この通知を受けると、制御回路115は先
ず、演算回路112に処理中断を指示すると共に、相互
制御信号線110を介して相手処理回路101内の制御
回路105に障害発生を通知する。
【0041】第1の処理回路101内の制御回路105
は障害発生が通知されると、直ちに、或いは処理が区切
り点まで進んだ時点で、演算回路102に対して処理中
断を指示する。その後、制御回路105は内部資源10
3の状態を内部資源情報移送線111を介して第2の処
理回路120内の内部資源113に移した後、処理を再
開する。
【0042】また、第2の処理回路120内の制御回路
115は内部資源情報移送線111を介して内部資源1
03の状態を受け取ってから所定クロックサイクルの後
、演算回路112に対して処理の再開を指示する。
【0043】
【発明の効果】以上説明したように、本発明は、第2の
処理回路に対して所定サイクル先行して動作している第
1の処理回路に機械的誤り或いは論理的不正事象が発生
した場合、第2の処理回路内の内部資源の状態を第1の
処理回路内の内部資源に移送するようにしたものである
ので、内部資源の状態を退避させたり、内部資源の更新
を極力遅らせていた従来例に比較して、第1の処理回路
の再試行のための制御を容易にすることができる効果が
ある。
【0044】また、本発明は第2の処理回路に機械的誤
り或いは論理的不正事象が発生した場合、第1の処理回
路内の内部資源の状態を第2の処理回路内の内部資源に
移送するようにしたものであるので、第2の処理回路の
再試行のための制御を容易にすることができる効果があ
る。
【0045】また、更に、本発明は、第1,第2の処理
回路に機械的誤り或いは論理的不正事象が発生した場合
、第2,第1の処理回路内の内部資源の状態を第1,第
2の処理回路内の内部資源に移送するようにしたもので
あるので、第1,第2の処理回路の再試行のための制御
を容易にすることができる効果がある。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【図2】従来例のブロック図である。
【図3】他の従来例のブロック図である。
【符号の説明】
101,120,201,301,302…処理回路1
02,112,202…演算回路 103,113,203…内部資源 104,114…検出回路 105,115,208…制御回路 106,205,303…外部資源 107…サイクル遅延回路 108…外部入出力信号線 109…同期クロック信号 110…相互制御信号線 111…内部資源情報移送線 206…機械的誤り検出回路 207…論理的不正検出回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  第1の処理回路と、前記第1の処理回
    路に対して所定サイクル遅れて動作する第2の処理回路
    とを有し、前記第1の処理回路は、自処理回路に於いて
    機械的誤り或いは論理的不正事象を検出することにより
    、前記第2の処理回路に対して障害検出を通知し、前記
    第2の処理回路からその内部資源の状態を示す情報が送
    られてくることにより、送られてきた情報に従って自処
    理回路の内部資源の状態を更新した後、処理を再試行,
    再開し、前記第2の処理回路は、前記第1の処理回路か
    ら障害検出が通知されることにより、自処理回路の内部
    資源の状態を示す情報を前記第1の処理回路に送信する
    ことを特徴とする情報処理装置の再試行方式。
  2. 【請求項2】  第1の処理回路と、前記第1の処理回
    路に対して所定サイクル遅れて動作する第2の処理回路
    とを有し、前記第1の処理回路は、前記第2の処理回路
    から障害検出が通知されることにより、自処理回路の内
    部資源の状態を示す情報を前記第2の処理回路に送信し
    、前記第2の処理回路は、自処理回路に於いて機械的誤
    り或いは論理的不正事象を検出することにより、前記第
    1の処理回路に対して障害検出を通知し、前記第1の処
    理回路からその内部資源の状態を示す情報が送られてく
    ることにより、送られてきた情報に従って自処理回路内
    の内部資源の状態を更新した後、処理を再試行,再開す
    ることを特徴とする情報処理装置の再試行方式。
  3. 【請求項3】  第1の処理回路と、前記第1の処理回
    路に対して所定サイクル遅れて動作する第2の処理回路
    とを有し、前記第1の処理回路は、自処理回路に於いて
    機械的誤り或いは論理的不正事象を検出することにより
    、前記第2の処理回路に対して障害検出を通知し、前記
    第2の処理回路からその内部資源の状態を示す情報が送
    られてくることにより、送られてきた情報に従って自処
    理回路の内部資源の状態を更新した後、処理を再試行,
    再開し、前記第2の処理回路は、自処理回路に於いて機
    械的誤り或いは論理的不正事象を検出することにより、
    前記第1の処理回路に対して障害検出を通知し、前記第
    1の処理回路からその内部資源の状態を示す情報が送ら
    れてくることにより、送られてきた情報に従って自処理
    回路内の内部資源の状態を更新した後、処理を再試行,
    再開することを特徴とする情報処理装置の再試行方式。
JP03149730A 1991-05-24 1991-05-24 情報処理装置の再試行方式 Expired - Fee Related JP3094516B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03149730A JP3094516B2 (ja) 1991-05-24 1991-05-24 情報処理装置の再試行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03149730A JP3094516B2 (ja) 1991-05-24 1991-05-24 情報処理装置の再試行方式

Publications (2)

Publication Number Publication Date
JPH04347736A true JPH04347736A (ja) 1992-12-02
JP3094516B2 JP3094516B2 (ja) 2000-10-03

Family

ID=15481562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03149730A Expired - Fee Related JP3094516B2 (ja) 1991-05-24 1991-05-24 情報処理装置の再試行方式

Country Status (1)

Country Link
JP (1) JP3094516B2 (ja)

Also Published As

Publication number Publication date
JP3094516B2 (ja) 2000-10-03

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US5226152A (en) Functional lockstep arrangement for redundant processors
US5239641A (en) Method and apparatus for synchronizing a plurality of processors
JPH04649A (ja) リモートチャネル装置の障害情報転送方式
US4231089A (en) Data processing system with apparatus for correcting microinstruction errors
EP1380950B1 (en) Fault tolerant information processing apparatus
US20040193735A1 (en) Method and circuit arrangement for synchronization of synchronously or asynchronously clocked processor units
JPH02196355A (ja) 記憶処理システム
JPH04347736A (ja) 情報処理装置の再試行方式
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
AU669410B2 (en) Error recovery mechanism for software visible registers in computer systems
JPS6019532B2 (ja) エラー検出制御方式
JP2698431B2 (ja) タイムアウト検出装置
JPS5932821B2 (ja) 情報処理装置
JPH06131209A (ja) 擬似エラー発生方式
JP4608143B2 (ja) 発呼情報処理装置
JPH10143393A (ja) 診断処理装置
CN121187734A (zh) 一种嵌入式处理器的中断响应方法及系统
JPS634210B2 (ja)
JP3033722B2 (ja) マルチプロセッサシステムに於けるtod一致制御装置
JPH02299033A (ja) マイクロプログラム制御装置
JPH0472266B2 (ja)
JPH02247754A (ja) メモリシステムの断線検出処理装置
JPH05143379A (ja) プログラム監視装置
JPH02277142A (ja) 二重系計算機システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees