JPH0434976A - Soi基板 - Google Patents
Soi基板Info
- Publication number
- JPH0434976A JPH0434976A JP14302590A JP14302590A JPH0434976A JP H0434976 A JPH0434976 A JP H0434976A JP 14302590 A JP14302590 A JP 14302590A JP 14302590 A JP14302590 A JP 14302590A JP H0434976 A JPH0434976 A JP H0434976A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- high concentration
- impurities
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、MoSトランジスタ用SOI基板に関する。
本発明は、素子形成層下の絶縁体にチャネルに含まれる
不純物と同じ導電型の不純物を高濃度に含ませることに
より、素子形成層の絶縁膜界面近傍の不純物濃度を高く
して反転を防ぎ、オフ時のバックチャネルワーク電流を
少なくすることができる。
不純物と同じ導電型の不純物を高濃度に含ませることに
より、素子形成層の絶縁膜界面近傍の不純物濃度を高く
して反転を防ぎ、オフ時のバックチャネルワーク電流を
少なくすることができる。
従来のSOI基板の絶縁体5は、半導体の導電度を変化
させるような不純物は含まれていなかった。また、通常
絶縁体5と半導体本基板3の界面近傍には、イオン注入
による高濃度不純物領域6が設けられており、この界面
における空乏層や反転層の形成を防ぎリーク電流を抑え
ている。(第3図) 〔発明が解決しようとする課題〕 しかしながら、イオン注入法では不純物濃度プロファイ
ルを急峻にすることが困難である。絶縁体との界面に濃
度のピークを作る場合、半導体層の大半は高濃度不純物
領域6になってしまう、しかも、半導体層の表面側にま
でイオン注入の不純物がしみ出してくる可能性が高い、
従って、半導体層の不純物表面濃度をmmするのが困難
となる。
させるような不純物は含まれていなかった。また、通常
絶縁体5と半導体本基板3の界面近傍には、イオン注入
による高濃度不純物領域6が設けられており、この界面
における空乏層や反転層の形成を防ぎリーク電流を抑え
ている。(第3図) 〔発明が解決しようとする課題〕 しかしながら、イオン注入法では不純物濃度プロファイ
ルを急峻にすることが困難である。絶縁体との界面に濃
度のピークを作る場合、半導体層の大半は高濃度不純物
領域6になってしまう、しかも、半導体層の表面側にま
でイオン注入の不純物がしみ出してくる可能性が高い、
従って、半導体層の不純物表面濃度をmmするのが困難
となる。
上記問題を解決するために、本発明では高濃度不純物を
含む絶縁体をSoI基板に採用し、固体拡散により、絶
縁体と半導体層との界面を高濃度にした。
含む絶縁体をSoI基板に採用し、固体拡散により、絶
縁体と半導体層との界面を高濃度にした。
上記手段により、絶縁体から半導体層に不純物が拡散し
、半導体層の絶縁体側界面近傍のみの濃度を高め空乏層
、反転層の形成を防いで、バックチャネルのリーク電流
を抑えた。
、半導体層の絶縁体側界面近傍のみの濃度を高め空乏層
、反転層の形成を防いで、バックチャネルのリーク電流
を抑えた。
第1図は本発明による第1実施例の断面図である。1は
半導体板基板、2はボロンを高濃度に含む二酸化シリコ
ン膜(以下BSGと呼ぶ)である。
半導体板基板、2はボロンを高濃度に含む二酸化シリコ
ン膜(以下BSGと呼ぶ)である。
これらの上にP型半導体本基板3を形成する。形成方法
はエビでも貼り合わせでも構わない、素子形成過程での
熱処理でB5G2から本基板3へ不純物のボロンが拡散
し、高濃度不純物層4が形成される。この存在により、
本基板3の裏側にバックチャネルが形成されにくくなり
、素子のリーク電流が流れな(なる、熱処理は、素子形
成のプロセスで充分な場合もあり、特別な熱処理が必要
な場合もある。その判断は、不純物の偏析と拡散長から
夏山される濃度プロファイルをもとに行う。
はエビでも貼り合わせでも構わない、素子形成過程での
熱処理でB5G2から本基板3へ不純物のボロンが拡散
し、高濃度不純物層4が形成される。この存在により、
本基板3の裏側にバックチャネルが形成されにくくなり
、素子のリーク電流が流れな(なる、熱処理は、素子形
成のプロセスで充分な場合もあり、特別な熱処理が必要
な場合もある。その判断は、不純物の偏析と拡散長から
夏山される濃度プロファイルをもとに行う。
第2図は本発明による他の実施例の断面図である。仮基
板1上にリンを高濃度に含む二酸化シリコン膜2′が設
けられ、その上にN型半導体本基板3′を形成する。さ
らに、熱処理により高濃度不純物領域4′を形成しハフ
クチャネルの形成を防止する。二酸化シリコン膜中の不
純物はヒ素でもアンチモンでもよい。
板1上にリンを高濃度に含む二酸化シリコン膜2′が設
けられ、その上にN型半導体本基板3′を形成する。さ
らに、熱処理により高濃度不純物領域4′を形成しハフ
クチャネルの形成を防止する。二酸化シリコン膜中の不
純物はヒ素でもアンチモンでもよい。
第1実施例、第2実施例どちらの場合も、10半導体板
基板は石英ガラス、サファイア等でもよく、この二酸化
シリコン膜はシリコンチッ化11!、金属酸化膜、ボロ
ンやリン等の酸化膜、チフ化膜でもよい。
基板は石英ガラス、サファイア等でもよく、この二酸化
シリコン膜はシリコンチッ化11!、金属酸化膜、ボロ
ンやリン等の酸化膜、チフ化膜でもよい。
以上述べたように、SOI基板の絶縁体に半導体の導電
度を変化させるような不純物を高濃度に含ませ、それら
を固体拡散により半導体基板にしみ出し空乏や反転によ
るバックチャネルの形成を防止、リーク電流を抑制する
ことが可能となった。
度を変化させるような不純物を高濃度に含ませ、それら
を固体拡散により半導体基板にしみ出し空乏や反転によ
るバックチャネルの形成を防止、リーク電流を抑制する
ことが可能となった。
第1図は本発明によるSOI基板の断面図、第2図は本
発明による5oil板の他の実施例の断面図、第3図は
従来のSOI基板の断面図である。 ■ ・ ・ ・ 2、2′ 3 3′ 4、4′ 5 ・ ・ ・ 6 ・ ・ ・ ・半導体板基板 ・・・高濃度不純物絶縁体 ・・・半導体本基板 ・・・拡散による高濃度不純物領域 ・絶縁体 ・イオン注入による高濃度不純物領域 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 5orHy+traa 夢1図 SOI基損の釦の久桁例の断面図 夢2図 従来のSOI屡瓶の1面図 第3図
発明による5oil板の他の実施例の断面図、第3図は
従来のSOI基板の断面図である。 ■ ・ ・ ・ 2、2′ 3 3′ 4、4′ 5 ・ ・ ・ 6 ・ ・ ・ ・半導体板基板 ・・・高濃度不純物絶縁体 ・・・半導体本基板 ・・・拡散による高濃度不純物領域 ・絶縁体 ・イオン注入による高濃度不純物領域 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 5orHy+traa 夢1図 SOI基損の釦の久桁例の断面図 夢2図 従来のSOI屡瓶の1面図 第3図
Claims (1)
- 第1導電型不純物を高濃度に含む絶縁体と、前記絶縁
体上に設けられた前記第1導電型不純物を低濃度に含む
素子形成層とから成るSOI基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14302590A JPH0434976A (ja) | 1990-05-30 | 1990-05-30 | Soi基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14302590A JPH0434976A (ja) | 1990-05-30 | 1990-05-30 | Soi基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0434976A true JPH0434976A (ja) | 1992-02-05 |
Family
ID=15329162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14302590A Pending JPH0434976A (ja) | 1990-05-30 | 1990-05-30 | Soi基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0434976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240354B2 (en) | 2012-11-14 | 2016-01-19 | Globalfoundries Inc. | Semiconductor device having diffusion barrier to reduce back channel leakage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220425A (ja) * | 1985-03-27 | 1986-09-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62214668A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 薄膜mosトランジスタの製造方法 |
-
1990
- 1990-05-30 JP JP14302590A patent/JPH0434976A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220425A (ja) * | 1985-03-27 | 1986-09-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62214668A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 薄膜mosトランジスタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240354B2 (en) | 2012-11-14 | 2016-01-19 | Globalfoundries Inc. | Semiconductor device having diffusion barrier to reduce back channel leakage |
| US9406569B2 (en) | 2012-11-14 | 2016-08-02 | Globalfoundries Inc. | Semiconductor device having diffusion barrier to reduce back channel leakage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US4092661A (en) | Mosfet transistor | |
| US4924277A (en) | MIS transistor device | |
| JPH0693494B2 (ja) | 半導体集積回路装置の製造方法 | |
| US3951702A (en) | Method of manufacturing a junction field effect transistor | |
| JPH01208864A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6014471A (ja) | 半導体装置の製造方法 | |
| US4635089A (en) | MIS-integrated semiconductor device | |
| JPH02306665A (ja) | 半導体装置の製造方法 | |
| KR100323359B1 (ko) | 오프상태에서누설전류가없는반도체장치및그제조방법 | |
| JPH0244734A (ja) | Misトランジスタの製造方法 | |
| KR100221614B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPH01103864A (ja) | 半導体装置 | |
| JPH03169080A (ja) | 電界効果型トランジスタ | |
| JPH0366166A (ja) | 半導体装置 | |
| JPH05291392A (ja) | 半導体集積回路装置 | |
| TW344108B (en) | A bipolar transistor and method of manufacturing thereof | |
| KR100262802B1 (ko) | 횡방향 바이폴라 트랜지스터를 적용한 인터그래이티드 인젝션 로직소자 | |
| KR19990049060A (ko) | 트랜지스터 및 그의 제조 방법 | |
| JPS58130570A (ja) | 半導体装置 | |
| KR200224253Y1 (ko) | 반도체 소자 | |
| JPH03104283A (ja) | Mos型半導体装置 | |
| JPS6122476B2 (ja) | ||
| JPH05283704A (ja) | 半導体装置およびその製法 | |
| JPS63312678A (ja) | Mos半導体装置の製造方法 |