JPH04351485A - 直流モータのｐｌｌ速度制御方法 - Google Patents
直流モータのｐｌｌ速度制御方法Info
- Publication number
- JPH04351485A JPH04351485A JP3031754A JP3175491A JPH04351485A JP H04351485 A JPH04351485 A JP H04351485A JP 3031754 A JP3031754 A JP 3031754A JP 3175491 A JP3175491 A JP 3175491A JP H04351485 A JPH04351485 A JP H04351485A
- Authority
- JP
- Japan
- Prior art keywords
- output
- motor
- speed control
- phase
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000001133 acceleration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は直流モータのＰＬＬ速度
制御方法に関する。
制御方法に関する。
【０００２】
【従来の技術】従来の直流モータのＰＬＬ速度制御方法
は、位相比較器の位相比較出力をローパスフィルタに供
給して位相比較出力中のリップルを低減し、ローパスフ
ィルタの出力を補償回路に供給して位相補償を行い、位
相補償回路の出力を増幅器に供給して増幅し、直流モー
タを駆動して、速度制御を行っている。
は、位相比較器の位相比較出力をローパスフィルタに供
給して位相比較出力中のリップルを低減し、ローパスフ
ィルタの出力を補償回路に供給して位相補償を行い、位
相補償回路の出力を増幅器に供給して増幅し、直流モー
タを駆動して、速度制御を行っている。
【０００３】
【発明が解決しようとする課題】しかし上記した従来の
直流モータのＰＬＬ速度制御方法において、デジタル誤
差を有している位相比較器を用いた場合に、直流モータ
の速度変動を少なくするには位相比較出力を増幅する割
合を小さくすればよいが、そのようにすると直流モータ
の定常的トルク変動や、速度制御電気回路の部品のバラ
ツキのために位相比較出力が速度制御のために必要とす
る範囲を超えてしまうため、速度変動がかえって大きく
なってしまうという問題点があった。
直流モータのＰＬＬ速度制御方法において、デジタル誤
差を有している位相比較器を用いた場合に、直流モータ
の速度変動を少なくするには位相比較出力を増幅する割
合を小さくすればよいが、そのようにすると直流モータ
の定常的トルク変動や、速度制御電気回路の部品のバラ
ツキのために位相比較出力が速度制御のために必要とす
る範囲を超えてしまうため、速度変動がかえって大きく
なってしまうという問題点があった。
【０００４】本発明はローパスフィルタの出力を速度制
御帯域より低い周波数帯において積分することによって
、上記の問題点を解消した直流モータのＰＬＬ速度制御
方法を提供することを目的とする。
御帯域より低い周波数帯において積分することによって
、上記の問題点を解消した直流モータのＰＬＬ速度制御
方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の直流モータのＰ
ＬＬ速度制御方法は、直流モータのＰＬＬ速度制御方法
において、位相比較出力のリップルを低減するローパス
フィルタの出力を速度制御帯域より低い周波数帯におい
て積分し、積分出力を位相補償回路に供給することを特
徴とする。
ＬＬ速度制御方法は、直流モータのＰＬＬ速度制御方法
において、位相比較出力のリップルを低減するローパス
フィルタの出力を速度制御帯域より低い周波数帯におい
て積分し、積分出力を位相補償回路に供給することを特
徴とする。
【０００６】
【作用】本発明の直流モータのＰＬＬ速度制御方法にお
いては、ローパスフィルタの出力が速度制御帯域より低
い周波数帯において積分されるために、この積分によっ
て位相比較出力を等価的に低減させることになり、モー
タの加速トルクが小さくなり、速度変動が小さくなる。
いては、ローパスフィルタの出力が速度制御帯域より低
い周波数帯において積分されるために、この積分によっ
て位相比較出力を等価的に低減させることになり、モー
タの加速トルクが小さくなり、速度変動が小さくなる。
【０００７】
【実施例】以下本発明の実施例を説明する。図１は本発
明の速度制御方法を適用した一実施例の構成を示すブロ
ック図である。本実施例の直流モータのＰＬＬ速度制御
回路は、図示しない目標速度設定器からの設定データと
被速度制御直流モータ６に機械的に結合された図示しな
いパルスゼネレータからの出力パルスとを位相比較器１
に供給して位相比較し、位相比較器１の位相比較出力を
ローパスフィルタ２に供給して位相比較出力中のリップ
ルを低減し、ローパスフィルタ２の出力を速度制御帯域
より低い周波数帯において積分する積分回路３に供給し
て積分し、積分回路３の出力を位相補償回路４に供給し
て位相補償を行い、位相補償回路４の出力を電力増幅器
５に供給して増幅し、増幅出力で直流モータ６を駆動す
る。
明の速度制御方法を適用した一実施例の構成を示すブロ
ック図である。本実施例の直流モータのＰＬＬ速度制御
回路は、図示しない目標速度設定器からの設定データと
被速度制御直流モータ６に機械的に結合された図示しな
いパルスゼネレータからの出力パルスとを位相比較器１
に供給して位相比較し、位相比較器１の位相比較出力を
ローパスフィルタ２に供給して位相比較出力中のリップ
ルを低減し、ローパスフィルタ２の出力を速度制御帯域
より低い周波数帯において積分する積分回路３に供給し
て積分し、積分回路３の出力を位相補償回路４に供給し
て位相補償を行い、位相補償回路４の出力を電力増幅器
５に供給して増幅し、増幅出力で直流モータ６を駆動す
る。
【０００８】積分回路の１例は図２（ａ）及び図２（ｂ
）に示す如く構成してある。図２（ａ）に示す積分回路
は抵抗Ｒ１、コンデンサＣ１および抵抗Ｒ２からなる積
分回路と積分回路の出力を入力として、インピーダンス
変換をするボルテージホロワ７とからなり、又図２（ｂ
）に示す積分回路は抵抗Ｒ１１、コンデンサＣ１１、抵
抗Ｒ２１及び演算増幅器８からなる積分回路で構成して
ある。積分回路の周波数特性は図３（ａ）に示す如くで
ある。ここで図２（ａ）に示す積分回路において、周波
数ｆ１は１／２πＲ１Ｃ１であり、周波数ｆ２は１／２
Ｒ２Ｃ１である。図２（ｂ）に示す積分回路において周
波数ｆ１は１／２πＲ１１Ｃ１１であり、周波数ｆ２は
１／２πＲ２１Ｃ１１である。図３における基準電圧は
一般的に位相比較器の動作電圧を決める電圧である。
）に示す如く構成してある。図２（ａ）に示す積分回路
は抵抗Ｒ１、コンデンサＣ１および抵抗Ｒ２からなる積
分回路と積分回路の出力を入力として、インピーダンス
変換をするボルテージホロワ７とからなり、又図２（ｂ
）に示す積分回路は抵抗Ｒ１１、コンデンサＣ１１、抵
抗Ｒ２１及び演算増幅器８からなる積分回路で構成して
ある。積分回路の周波数特性は図３（ａ）に示す如くで
ある。ここで図２（ａ）に示す積分回路において、周波
数ｆ１は１／２πＲ１Ｃ１であり、周波数ｆ２は１／２
Ｒ２Ｃ１である。図２（ｂ）に示す積分回路において周
波数ｆ１は１／２πＲ１１Ｃ１１であり、周波数ｆ２は
１／２πＲ２１Ｃ１１である。図３における基準電圧は
一般的に位相比較器の動作電圧を決める電圧である。
【０００９】上記のように構成した本実施例における周
波数特性は図３に示すごとくである。図３において実線
は本実施例の場合を、破線は従来例の場合を示している
。本実施例において、図３（ａ）の周波数特性の積分回
路３が挿入されて、ローパスフィルタ２の出力を速度制
御帯域より低い周波数帯において積分するため、図３（
ｂ）において破線で示す従来の速度制御系全体の閉ルー
プゲインが、本実施例では速度制御系全体の閉ループゲ
インは図３（ｂ）の実線で示す如く位相比較出力が支配
的に速度制御行う周波数帯域でのゲインが低下させられ
る。従って、位相比較器１の入力における１ビットのデ
ジタル誤差によって発生する加速トルク及び減速トルク
を小さい値とすることができるので、速度変動を小さく
できる。尚図３（ｃ）は補償回路４の周波数特性である
。
波数特性は図３に示すごとくである。図３において実線
は本実施例の場合を、破線は従来例の場合を示している
。本実施例において、図３（ａ）の周波数特性の積分回
路３が挿入されて、ローパスフィルタ２の出力を速度制
御帯域より低い周波数帯において積分するため、図３（
ｂ）において破線で示す従来の速度制御系全体の閉ルー
プゲインが、本実施例では速度制御系全体の閉ループゲ
インは図３（ｂ）の実線で示す如く位相比較出力が支配
的に速度制御行う周波数帯域でのゲインが低下させられ
る。従って、位相比較器１の入力における１ビットのデ
ジタル誤差によって発生する加速トルク及び減速トルク
を小さい値とすることができるので、速度変動を小さく
できる。尚図３（ｃ）は補償回路４の周波数特性である
。
【００１０】今モータの慣性をＪ、トルク変化分をΔω
、ばらつき等のために位相比較器１の出力における１ビ
ットのデジタル誤差に対する位相比較出力変化分をΔθ
、それを発生する時間をΔｔとすると、となり、積分回
路３で低周波帯での積分を行うことによっててΔτを小
さくすることになり、Δωが小さくなる。
、ばらつき等のために位相比較器１の出力における１ビ
ットのデジタル誤差に対する位相比較出力変化分をΔθ
、それを発生する時間をΔｔとすると、となり、積分回
路３で低周波帯での積分を行うことによっててΔτを小
さくすることになり、Δωが小さくなる。
【００１１】さらに、位相補償回路５の周波数特性を図
３（ｃ）に示すごとく、従来例の場合より高いゲインと
することにより速度制御帯域（ｆ０）は従来と同じにな
るので、ｆ０近くの周波数のトルク外乱による速度変動
を押さえる能力は従来と同じにすることができる。又Ｐ
ＬＬロックはずれは、非常に低い周波数におけるゲイン
が低いことによる要因が大きいわけであるが、本発明に
おいては、積分をはじめる周波数（ｆ１）より低い周波
数におけるゲインは高くなる。
３（ｃ）に示すごとく、従来例の場合より高いゲインと
することにより速度制御帯域（ｆ０）は従来と同じにな
るので、ｆ０近くの周波数のトルク外乱による速度変動
を押さえる能力は従来と同じにすることができる。又Ｐ
ＬＬロックはずれは、非常に低い周波数におけるゲイン
が低いことによる要因が大きいわけであるが、本発明に
おいては、積分をはじめる周波数（ｆ１）より低い周波
数におけるゲインは高くなる。
【００１２】
【効果】以上説明した如く本発明によれば、直流モータ
のＰＬＬ速度制御ループのローパスフィルタの出力を速
度制御帯域より低い周波数帯において積分したことによ
り、加速トルク、減速トルクを小さい値にすることがで
きて、速度変動を小さくすることができる効果がある。
のＰＬＬ速度制御ループのローパスフィルタの出力を速
度制御帯域より低い周波数帯において積分したことによ
り、加速トルク、減速トルクを小さい値にすることがで
きて、速度変動を小さくすることができる効果がある。
【図１】本発明方法を適用した一実施例の構成を示すブ
ロック図である。
ロック図である。
【図２】前記１実施例における積分回路の構成を示す回
路図である。
路図である。
【図３】前記１実施例の積分回路の、速度制御系全体の
、及び位相補償回路の周波数特性を示す図である。
、及び位相補償回路の周波数特性を示す図である。
１ 位相比較器
２ ローパスフィルタ
３ 積分回路
４ 位相補償回路
５ 電力増幅器
６ 直流モータ
Claims (1)
- 【請求項１】 直流モータのＰＬＬ速度制御方法にお
いて、位相比較出力のリップルを低減するローパスフィ
ルタの出力を速度制御帯域より低い周波数帯において積
分し、積分出力を位相補償回路に供給することを特徴と
する直流モータのＰＬＬ速度制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031754A JPH04351485A (ja) | 1991-01-31 | 1991-01-31 | 直流モータのｐｌｌ速度制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031754A JPH04351485A (ja) | 1991-01-31 | 1991-01-31 | 直流モータのｐｌｌ速度制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04351485A true JPH04351485A (ja) | 1992-12-07 |
Family
ID=12339811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031754A Withdrawn JPH04351485A (ja) | 1991-01-31 | 1991-01-31 | 直流モータのｐｌｌ速度制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04351485A (ja) |
-
1991
- 1991-01-31 JP JP3031754A patent/JPH04351485A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508656A (en) | Amplifier with offset correction | |
| US4446412A (en) | Method and apparatus for controlling stepper motors | |
| JP3807841B2 (ja) | モータ駆動回路用可変負荷インダクタンス補償装置及び方法 | |
| JPH04351485A (ja) | 直流モータのｐｌｌ速度制御方法 | |
| US6563378B1 (en) | Digital amplifier linearization using analog feedback | |
| JP2000270579A (ja) | 電流制御装置 | |
| JP4039721B2 (ja) | 電磁比例制御弁の制御装置および制御回路 | |
| JP2569658B2 (ja) | 電動機の同期運転方式 | |
| JPS60261281A (ja) | 色信号処理装置 | |
| JP2576644B2 (ja) | フィルタ | |
| JPS6217952B2 (ja) | ||
| JPH02231976A (ja) | 電動機の速度制御回路 | |
| JPH04351486A (ja) | 直流モータのｐｌｌ速度制御装置 | |
| JPH0671355B2 (ja) | ハウリング抑圧装置 | |
| KR950007432B1 (ko) | Pll 서어보 제어회로 | |
| JP2811133B2 (ja) | くし形ｙ・ｃ分離回路 | |
| WO2000070762A9 (en) | Digital amplifier linearization using analog feedback | |
| JPH0514089A (ja) | Ａｇｃ増幅回路 | |
| JPH0258932A (ja) | 送信回路 | |
| JPS59189728A (ja) | 位相同期ル−プ | |
| JPS63305791A (ja) | インバ−タの制御装置 | |
| JPH0289413A (ja) | フィルタ | |
| JPH01305623A (ja) | 位相同期発振器 | |
| JPS6394164A (ja) | レゾルバによる速度検出装置 | |
| JPH01144275A (ja) | 周波数可変発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |