JPH04352214A - データ入力装置 - Google Patents
データ入力装置Info
- Publication number
- JPH04352214A JPH04352214A JP3127709A JP12770991A JPH04352214A JP H04352214 A JPH04352214 A JP H04352214A JP 3127709 A JP3127709 A JP 3127709A JP 12770991 A JP12770991 A JP 12770991A JP H04352214 A JPH04352214 A JP H04352214A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- contact
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、人間の操作によって
計算機に入力するためのデータ入力装置に関するもので
ある。
計算機に入力するためのデータ入力装置に関するもので
ある。
【０００２】
【従来の技術】図６は従来のこの種のデータ入力装置の
構成を示すブロック図であり、図６において、演算処理
装置としてのＣＰＵ（１）にプログラムデータメモリ（
２）、データ入力インタフェース回路（３）、ホストイ
ンタフェース回路（５）を接続し、上記データ入力イン
タフェース回路（３）にデータ入力接点（４）を接続し
、上記ホストインタフェース回路（５）にホストＣＰＵ
部（６）を接続して構成されている。
構成を示すブロック図であり、図６において、演算処理
装置としてのＣＰＵ（１）にプログラムデータメモリ（
２）、データ入力インタフェース回路（３）、ホストイ
ンタフェース回路（５）を接続し、上記データ入力イン
タフェース回路（３）にデータ入力接点（４）を接続し
、上記ホストインタフェース回路（５）にホストＣＰＵ
部（６）を接続して構成されている。
【０００３】次に動作について説明する。手動によりデ
ータ入力接点（４）を操作して入力したデータをＣＰＵ
（１）がプログラムデータメモリ（２）にメモリされた
プログラムに従って処理し、ホストインタフェース回路
（５）を介してホストＣＰＵ部（６）に入力する。
ータ入力接点（４）を操作して入力したデータをＣＰＵ
（１）がプログラムデータメモリ（２）にメモリされた
プログラムに従って処理し、ホストインタフェース回路
（５）を介してホストＣＰＵ部（６）に入力する。
【０００４】
【発明が解決しようとする課題】従来のデータ入力装置
は以上のように構成されているので、ホストＣＰＵ部（
６）がデータ入力接点（４）に対する信号コードを得る
ためには、必ず人間の介入が必要となり、一連の接点入
力を長時間規則的に繰り返し、ホストＣＰＵ部（６）に
対し送信し続けることが困難である。このため繰り返し
を必要とするデータ入力に対するシステムの耐久テスト
、不具合再現テストを実施する上で問題点があった。
は以上のように構成されているので、ホストＣＰＵ部（
６）がデータ入力接点（４）に対する信号コードを得る
ためには、必ず人間の介入が必要となり、一連の接点入
力を長時間規則的に繰り返し、ホストＣＰＵ部（６）に
対し送信し続けることが困難である。このため繰り返し
を必要とするデータ入力に対するシステムの耐久テスト
、不具合再現テストを実施する上で問題点があった。
【０００５】この発明は、上記のような問題点を解消す
ることを課題になされたもので、人間による一連のデー
タ入力操作時の入力接点およびタイミングを記憶するこ
とができるとともに、その記憶に従って繰り返し自由に
再生することができるデータ入力装置を得ることを目的
とする。
ることを課題になされたもので、人間による一連のデー
タ入力操作時の入力接点およびタイミングを記憶するこ
とができるとともに、その記憶に従って繰り返し自由に
再生することができるデータ入力装置を得ることを目的
とする。
【０００６】
【課題を解決するための手段】この発明に係るデータ入
力装置は、入力接点から入力した一連の入力データおよ
び入力時のタイミングデータを記憶する操作記憶メモリ
と、この操作記憶メモリに対する入力データの記憶処理
および再生処理を行うためのプログラムを記憶した操作
再生プログラムメモリとを具備したものである。
力装置は、入力接点から入力した一連の入力データおよ
び入力時のタイミングデータを記憶する操作記憶メモリ
と、この操作記憶メモリに対する入力データの記憶処理
および再生処理を行うためのプログラムを記憶した操作
再生プログラムメモリとを具備したものである。
【０００７】
【作用】この発明における操作記憶メモリは、入力接点
から入力した一連の入力データおよび入力時のタイミン
グデータを記憶し、操作再生プログラムメモリは、上記
操作記憶メモリへの記憶処理および再生処理を行うため
に必要なプログラムを格納していることにより、人的に
入力した入力データを正確に繰返し再現できる。
から入力した一連の入力データおよび入力時のタイミン
グデータを記憶し、操作再生プログラムメモリは、上記
操作記憶メモリへの記憶処理および再生処理を行うため
に必要なプログラムを格納していることにより、人的に
入力した入力データを正確に繰返し再現できる。
【０００８】
実施例１．以下、この発明の一実施例を図について説明
する。前記図６と同一部分には同一符号を付して重複説
明を省略した図１において、（７）は操作記憶メモリで
、データ入力時の一連の入力データおよびタイミングデ
ータを記憶するもので、ＣＰＵ（１）のバスライン（９
）上に接続されている。（８）は操作再生プログラムメ
モリで、一連の入力データとタイミングデータを操作記
憶メモリに記憶させる記憶処理プログラムおよび該操作
記憶メモリに記憶した入力データを再生してホストＣＰ
Ｕ（６）にデータ送信する再生処理プログラムを記憶す
るもので、ＣＰＵ（１）のバスライン（９）上に接続さ
れている。
する。前記図６と同一部分には同一符号を付して重複説
明を省略した図１において、（７）は操作記憶メモリで
、データ入力時の一連の入力データおよびタイミングデ
ータを記憶するもので、ＣＰＵ（１）のバスライン（９
）上に接続されている。（８）は操作再生プログラムメ
モリで、一連の入力データとタイミングデータを操作記
憶メモリに記憶させる記憶処理プログラムおよび該操作
記憶メモリに記憶した入力データを再生してホストＣＰ
Ｕ（６）にデータ送信する再生処理プログラムを記憶す
るもので、ＣＰＵ（１）のバスライン（９）上に接続さ
れている。
【０００９】図２は上記操作再生プログラムメモリ（８
）に格納されているプログラムのフローチャートを示す
もので、スタート後に行われる入力接点チェック処理（
ステップＳＴ２−１）、入力有かの判断（ステップＳＴ
２−２）、入力接点に対応する信号コードをホストに送
信する処理（ステップＳＴ２−１２）および計数値カウ
ント・タイムディレー（ステップＳＴ２−１３）は従来
と同等の処理であるが、それを除く処理プログラムが操
作再生プログラムメモリ（８）に格納されている。 以下、図２のフローチャートについて説明する。
）に格納されているプログラムのフローチャートを示す
もので、スタート後に行われる入力接点チェック処理（
ステップＳＴ２−１）、入力有かの判断（ステップＳＴ
２−２）、入力接点に対応する信号コードをホストに送
信する処理（ステップＳＴ２−１２）および計数値カウ
ント・タイムディレー（ステップＳＴ２−１３）は従来
と同等の処理であるが、それを除く処理プログラムが操
作再生プログラムメモリ（８）に格納されている。 以下、図２のフローチャートについて説明する。
【００１０】ＣＰＵ（１）のリセットにより、初期化処
理実行後、データ入力インタフェース回路（３）を介し
てデータ入力接点（４）の有無を入力接点チェック処理
（ステップＳＴ２−１）し入力有かをチェック（ステッ
プＳＴ２−２）し、ＹＥＳ、つまり、新たな入力接点が
あるならば、データ入力接点（４）に対応する処理に移
行し、ＮＯ、つまり、新たな入力接点がなければ、タイ
ムディレー（例えば５０ｍｓｅｃ）の後に計数値をカウ
ントアップし（ステップＳＴ２−１３）。再びステップ
ＳＴ２−１に戻ってデータ入力接点（４）のチェック処
理を実行する。上記ステップＳＴ２−２の判断において
、新たな入力接点があった場合、そのデータ入力接点（
４）が図３に示す各処理に対応するものかどうかを順次
チェックする。図３は、操作再生処理の制御に必要な処
理に対応する接点の組合せを示す例で、例えば記憶スタ
ート処理は、“ｃｎｔｒｌ”，“ｓｈｉｆｔ”，“ｓ”
の３ケの接点が同時に入力された時に起動されることを
示す。この対応データは、図４に示すように、操作記憶
メモリ（７）に格納されており、システムによって変更
可能である。新たな入力接点はこのデータに基づいて順
次チェックされ該当する処理を実行する。以下各処理に
ついて述べる。
理実行後、データ入力インタフェース回路（３）を介し
てデータ入力接点（４）の有無を入力接点チェック処理
（ステップＳＴ２−１）し入力有かをチェック（ステッ
プＳＴ２−２）し、ＹＥＳ、つまり、新たな入力接点が
あるならば、データ入力接点（４）に対応する処理に移
行し、ＮＯ、つまり、新たな入力接点がなければ、タイ
ムディレー（例えば５０ｍｓｅｃ）の後に計数値をカウ
ントアップし（ステップＳＴ２−１３）。再びステップ
ＳＴ２−１に戻ってデータ入力接点（４）のチェック処
理を実行する。上記ステップＳＴ２−２の判断において
、新たな入力接点があった場合、そのデータ入力接点（
４）が図３に示す各処理に対応するものかどうかを順次
チェックする。図３は、操作再生処理の制御に必要な処
理に対応する接点の組合せを示す例で、例えば記憶スタ
ート処理は、“ｃｎｔｒｌ”，“ｓｈｉｆｔ”，“ｓ”
の３ケの接点が同時に入力された時に起動されることを
示す。この対応データは、図４に示すように、操作記憶
メモリ（７）に格納されており、システムによって変更
可能である。新たな入力接点はこのデータに基づいて順
次チェックされ該当する処理を実行する。以下各処理に
ついて述べる。
【００１１】まず、新たな入力接点が記憶スタート接点
かを判断し（ステップＳＴ２−３）、ＹＥＳの場合は操
作記憶メモリ（７）の制御データ中の処理モードを記憶
モードとする（ステップＳＴ２−４）。既に記憶モード
であった場合は、直前までの記憶データを全て初期化（
クリア）した後、記憶モードとし、タイムディレー後次
の入力接点チェック処理に戻る。
かを判断し（ステップＳＴ２−３）、ＹＥＳの場合は操
作記憶メモリ（７）の制御データ中の処理モードを記憶
モードとする（ステップＳＴ２−４）。既に記憶モード
であった場合は、直前までの記憶データを全て初期化（
クリア）した後、記憶モードとし、タイムディレー後次
の入力接点チェック処理に戻る。
【００１２】ステップＳＴ２−３の判断がＮＯの場合、
新たな入力接点が記憶終了接点かを判断し（ステップＳ
Ｔ２−５）、ＹＥＳの場合は操作記憶メモリ（７）の記
憶モードを解除（ステップＳＴ２−６）、つまり、制御
データ中の処理モードを記憶完了モードとし、更にその
時の計数値を再生用データの最新の計数値格納エリアに
設定する。そして、タイムディレーの後、次の入力接点
チェック処理に戻る。ステップＳＴ２−５の判断がＮＯ
の場合、新たな入力接点が繰返し設定接点かを判断し（
ステップＳＴ２−７）、ＹＥＳの場合は以降接点入力が
数値コードの間、それを“繰返し回数”として入力処理
し、操作記憶メモリ（７）の制御データ中の“繰返し回
数”にセットする。例えば、接点“１”，“２”，“８
”と順に入力した場合、“繰返し回数を１２８としてセ
ットする。数値以外の接点が入力された場合は、そこで
終了とする。もし数値が入力されなかった場合は、前回
値とする（ステップＳＴ２−８）。
新たな入力接点が記憶終了接点かを判断し（ステップＳ
Ｔ２−５）、ＹＥＳの場合は操作記憶メモリ（７）の記
憶モードを解除（ステップＳＴ２−６）、つまり、制御
データ中の処理モードを記憶完了モードとし、更にその
時の計数値を再生用データの最新の計数値格納エリアに
設定する。そして、タイムディレーの後、次の入力接点
チェック処理に戻る。ステップＳＴ２−５の判断がＮＯ
の場合、新たな入力接点が繰返し設定接点かを判断し（
ステップＳＴ２−７）、ＹＥＳの場合は以降接点入力が
数値コードの間、それを“繰返し回数”として入力処理
し、操作記憶メモリ（７）の制御データ中の“繰返し回
数”にセットする。例えば、接点“１”，“２”，“８
”と順に入力した場合、“繰返し回数を１２８としてセ
ットする。数値以外の接点が入力された場合は、そこで
終了とする。もし数値が入力されなかった場合は、前回
値とする（ステップＳＴ２−８）。
【００１３】ステップＳＴ２−７の判断がＮＯの場合、
新たなデータ入力接点（４）が再生スタート接点かを判
断し（ステップＳＴ２−９）、ＹＥＳの場合は操作記憶
メモリ（７）に格納されている情報に基づき再生処理を
行う（ステップＳＴ２−１０）。
新たなデータ入力接点（４）が再生スタート接点かを判
断し（ステップＳＴ２−９）、ＹＥＳの場合は操作記憶
メモリ（７）に格納されている情報に基づき再生処理を
行う（ステップＳＴ２−１０）。
【００１４】ステップＳＴ２−９の判断がＮＯの場合、
記憶モード移行後の最初の接点入力からの時間計数値と
共に接点番号に対応する信号コードを記憶し、記憶処理
を行なう（ステップＳＴ２−１１）。
記憶モード移行後の最初の接点入力からの時間計数値と
共に接点番号に対応する信号コードを記憶し、記憶処理
を行なう（ステップＳＴ２−１１）。
【００１５】図５は上記ステップＳＴ２−１０における
再生処理のフローチャートを示す。まず、処理モードが
既に記憶完了済み（＝２）かを判断し（ステップＳＴ５
−１）、ＹＥＳの場合は接点登録数が０でないかを判断
する（ステップＳＴ５−２）。ＹＥＳの場合は第１のカ
ウンタ（＝０）、繰り返し回数（＝０）かを判断し（ス
テップＳＴ５−３，ＳＴ５−４）、ＮＯの場合は第１の
カウンタのカウント数が繰り返し回数より小さいかを判
断する（ステップＳＴ５−５）。
再生処理のフローチャートを示す。まず、処理モードが
既に記憶完了済み（＝２）かを判断し（ステップＳＴ５
−１）、ＹＥＳの場合は接点登録数が０でないかを判断
する（ステップＳＴ５−２）。ＹＥＳの場合は第１のカ
ウンタ（＝０）、繰り返し回数（＝０）かを判断し（ス
テップＳＴ５−３，ＳＴ５−４）、ＮＯの場合は第１の
カウンタのカウント数が繰り返し回数より小さいかを判
断する（ステップＳＴ５−５）。
【００１６】ＹＥＳの場合は上記ステップＳＴ５−４の
判断がＹＥＳの場合とともに第２のカウンタ（＝０）、
第２のカウンタのカウント数が登録数より小さいかを判
断し（ステップＳＴ５−６，ＳＴ５−７）、ＹＥＳの場
合は接点番号ｌ番目をホストに送信する（ステップＳＴ
５−８）、次いで時間計数値ｌ番目のタイムディレーを
発生させた後（ステップＳＴ５−９）、強制ストップ入
力無かを判断し（ステップＳＴ５−１０）、ＹＥＳの場
合は第２のカウンタをインクリメントしてステップＳＴ
５−７に戻り動作を繰り返す。また、ステップＳＴ５−
７の判断がＮＯの場合は第１のカウンタをインクリメン
トしてステップＳＴ５−４に戻り上記の動作を繰り返す
。
判断がＹＥＳの場合とともに第２のカウンタ（＝０）、
第２のカウンタのカウント数が登録数より小さいかを判
断し（ステップＳＴ５−６，ＳＴ５−７）、ＹＥＳの場
合は接点番号ｌ番目をホストに送信する（ステップＳＴ
５−８）、次いで時間計数値ｌ番目のタイムディレーを
発生させた後（ステップＳＴ５−９）、強制ストップ入
力無かを判断し（ステップＳＴ５−１０）、ＹＥＳの場
合は第２のカウンタをインクリメントしてステップＳＴ
５−７に戻り動作を繰り返す。また、ステップＳＴ５−
７の判断がＮＯの場合は第１のカウンタをインクリメン
トしてステップＳＴ５−４に戻り上記の動作を繰り返す
。
【００１７】新たな入力接点が図３に示す接点の何れで
もない場合、もし、記憶モード＝２の時は、タイミング
記憶用の計数値を初期化（＝０）とすると共に操作記憶
メモリ（７）の接点番号１のエリアに入力された接点情
報（信号コード）を格納する。続いて再び、図３に示す
接点以外の入力があった場合、記憶モード＝３とし、そ
の時の計数値を計数値１のエリアに格納し、入力された
接点情報（信号コード）を、接点番号２のエリアに格納
する。
もない場合、もし、記憶モード＝２の時は、タイミング
記憶用の計数値を初期化（＝０）とすると共に操作記憶
メモリ（７）の接点番号１のエリアに入力された接点情
報（信号コード）を格納する。続いて再び、図３に示す
接点以外の入力があった場合、記憶モード＝３とし、そ
の時の計数値を計数値１のエリアに格納し、入力された
接点情報（信号コード）を、接点番号２のエリアに格納
する。
【００１８】このようにして、記憶すべき接点入力毎に
、計数値を計数値“ｌ−１”のエリアに、接点情報（信
号コード）を接点番号ｌのエリアに格納する（ステップ
ＳＴ２−１１）。
、計数値を計数値“ｌ−１”のエリアに、接点情報（信
号コード）を接点番号ｌのエリアに格納する（ステップ
ＳＴ２−１１）。
【００１９】次に入力接点をホストＣＰＵ部（６）に送
信する必要がある場合は、従来と同様にホストＣＰＵ部
（６）にデータを送信する（ステップＳＴ２−１２）。 更に、次の入力接点のチェックを行う前に、タイムディ
レーと共に計数値をカウントアップし、タイミングデー
タとして保持する（ステップＳＴ２−１３）。
信する必要がある場合は、従来と同様にホストＣＰＵ部
（６）にデータを送信する（ステップＳＴ２−１２）。 更に、次の入力接点のチェックを行う前に、タイムディ
レーと共に計数値をカウントアップし、タイミングデー
タとして保持する（ステップＳＴ２−１３）。
【００２０】実施例２．
上記の実施例１では、操作記憶メモリ（７）および操作
再生プログラムメモリ（８）は、ＣＰＵ（１）のバスラ
イン（９）に接続された個別のメモリデバイスとしてい
るが、プログラムデータメモリ（２）と共通のメモリデ
バイス内に持たせてもよい。また、データ入力接点（４
）は通常のキーボード入力装置の他、タッチ入力等他の
入力手段であってもよい。
再生プログラムメモリ（８）は、ＣＰＵ（１）のバスラ
イン（９）に接続された個別のメモリデバイスとしてい
るが、プログラムデータメモリ（２）と共通のメモリデ
バイス内に持たせてもよい。また、データ入力接点（４
）は通常のキーボード入力装置の他、タッチ入力等他の
入力手段であってもよい。
【００２１】実施例３．
実施例１では、操作記憶メモリ（７）に記憶される接点
情報は２５６ケ分であるが、メモリの許す限り更に大き
くとってもよい。また、図３に示す処理に割りつけられ
た入力接点との関係は自由に変更可能である。更に、操
作記憶メモリ（７）の構成は必要な情報エリアがあれば
、その割付は自由である。
情報は２５６ケ分であるが、メモリの許す限り更に大き
くとってもよい。また、図３に示す処理に割りつけられ
た入力接点との関係は自由に変更可能である。更に、操
作記憶メモリ（７）の構成は必要な情報エリアがあれば
、その割付は自由である。
【００２２】実施例４．
実施例１では、強制ストップ入力処理等図３に示す処理
を接点入力としているが、これは、ホストＣＰＵ部（６
）からの受信データによって入力可能としてもよい。
を接点入力としているが、これは、ホストＣＰＵ部（６
）からの受信データによって入力可能としてもよい。
【００２３】実施例５．
実施例１では接点入力のチェックをタイムディレー５０
ｍｓｅｃを例としているが、特にその必要はなく、ＣＰ
Ｕ（１）の性能、ホストＣＰＵ部（６）とのインターフ
ェース処理等の負荷から考慮して最適な値にすればよく
、タイムディレーが短い程、再生タイミングの精度が高
くなる。
ｍｓｅｃを例としているが、特にその必要はなく、ＣＰ
Ｕ（１）の性能、ホストＣＰＵ部（６）とのインターフ
ェース処理等の負荷から考慮して最適な値にすればよく
、タイムディレーが短い程、再生タイミングの精度が高
くなる。
【００２４】
【発明の効果】以上のように、この発明のよれば、入力
接点から入力した一連の入力データおよび入力時のタイ
ミングデータを操作記憶メモリに記憶し、この操作記憶
メモリに対する入力データの記憶処理および再生処理を
行い再生した入力データをホストＣＰＵ部に送るプログ
ラムを操作再生プログラムメモリに記憶するように構成
したので、オペレータと全く同様の操作を何度でも再現
できる。また、ホストＣＰＵ部側での再生プログラムも
不要となり、ホストＣＰＵ部の負荷も通常と変化なく、
容易にオペレータ入力を再現できる等の効果がある。
接点から入力した一連の入力データおよび入力時のタイ
ミングデータを操作記憶メモリに記憶し、この操作記憶
メモリに対する入力データの記憶処理および再生処理を
行い再生した入力データをホストＣＰＵ部に送るプログ
ラムを操作再生プログラムメモリに記憶するように構成
したので、オペレータと全く同様の操作を何度でも再現
できる。また、ホストＣＰＵ部側での再生プログラムも
不要となり、ホストＣＰＵ部の負荷も通常と変化なく、
容易にオペレータ入力を再現できる等の効果がある。
【図１】この発明の実施例によるデータ入力装置を示す
ブロック図である。
ブロック図である。
【図２】この発明の一実施例装置における操作再生プロ
グラムの処理フローチャート図である。
グラムの処理フローチャート図である。
【図３】この発明の実施例装置における入力接点と処理
の対応表である。
の対応表である。
【図４】この発明の実施例装置における操作記憶メモリ
の構成図である。
の構成図である。
【図５】この発明の実施例装置における再生処理のフロ
ーチャート図である。
ーチャート図である。
【図６】従来のデータ入力装置を示すブロック図である
。
。
（１） ＣＰＵ
（２） プログラム・データメモリ
（３） データ入力インタフェース回路（４） デ
ータ入力接点 （５） ホスト・インタフェース回路（６） ホス
トＣＰＵ部 （７） 操作記憶メモリ
ータ入力接点 （５） ホスト・インタフェース回路（６） ホス
トＣＰＵ部 （７） 操作記憶メモリ
Claims (1)
- 【請求項１】 データを入力する入力接点とインタフ
ェースするデータ入力インタフェース回路と、演算処理
に必要なプログラムデータを記憶するプログラムデータ
メモリと、ホストＣＰＵとインタフェースするホストイ
ンタフェース回路を有するデータ入力装置において、前
記入力接点から入力した一連の入力データおよび入力時
のタイミングデータを記憶する操作記憶メモリと、この
操作記憶メモリに対する入力データの記憶処理および再
生処理を行なうためのプログラムを記憶した操作再生プ
ログラムメモリとを具備したことを特徴とするデータ入
力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03127709A JP3102443B2 (ja) | 1991-05-30 | 1991-05-30 | データ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03127709A JP3102443B2 (ja) | 1991-05-30 | 1991-05-30 | データ入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04352214A true JPH04352214A (ja) | 1992-12-07 |
| JP3102443B2 JP3102443B2 (ja) | 2000-10-23 |
Family
ID=14966773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03127709A Expired - Fee Related JP3102443B2 (ja) | 1991-05-30 | 1991-05-30 | データ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102443B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277819A (ja) * | 1988-09-13 | 1990-03-16 | Nec Corp | キーボード入力装置の評価装置 |
| JPH04257909A (ja) * | 1991-02-12 | 1992-09-14 | Fuji Facom Corp | キーボード入力装置 |
-
1991
- 1991-05-30 JP JP03127709A patent/JP3102443B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277819A (ja) * | 1988-09-13 | 1990-03-16 | Nec Corp | キーボード入力装置の評価装置 |
| JPH04257909A (ja) * | 1991-02-12 | 1992-09-14 | Fuji Facom Corp | キーボード入力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3102443B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812615B2 (ja) | 障害の許容範囲があるデータ保全装置及びその方法 | |
| JPH1063535A (ja) | コンピュータシステムのモニタ装置及びモニタ方法 | |
| JP3102443B2 (ja) | データ入力装置 | |
| US4305136A (en) | Method of symptom compression | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPH04167029A (ja) | 故障検出判定装置 | |
| JP3655375B2 (ja) | バスデータ転送装置 | |
| JP3213958B2 (ja) | サイクルタイム測定装置 | |
| US6035353A (en) | Computer including data signal monitoring circuit | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JPH0346035A (ja) | モニタリング試験装置 | |
| KR970002400B1 (ko) | 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester) | |
| JPS6318776B2 (ja) | ||
| JP3218295B2 (ja) | データ処理装置 | |
| SU1649551A1 (ru) | Устройство дл контрол хода программ | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JP2690910B2 (ja) | 制御記憶装置 | |
| JPS61151746A (ja) | デ−タエラ−の処理方法 | |
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPH0426500B2 (ja) | ||
| JPH0813064B2 (ja) | 緊急制御回路 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPS63257054A (ja) | 故障診断方式 | |
| JPH0719216B2 (ja) | ネットワーク内計算機の動作確認方式 | |
| JPH02284248A (ja) | メモリ内容チェック方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |