JPH02284248A - メモリ内容チェック方法 - Google Patents

メモリ内容チェック方法

Info

Publication number
JPH02284248A
JPH02284248A JP1104436A JP10443689A JPH02284248A JP H02284248 A JPH02284248 A JP H02284248A JP 1104436 A JP1104436 A JP 1104436A JP 10443689 A JP10443689 A JP 10443689A JP H02284248 A JPH02284248 A JP H02284248A
Authority
JP
Japan
Prior art keywords
data
memory
sum
sum value
processing part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1104436A
Other languages
English (en)
Inventor
Mitsuo Ikeda
池田 満男
Tsutomu Takada
勉 高田
Katsuya Tayama
田山 勝哉
Masami Otomo
乙母 正美
Masaharu Sano
正治 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi KE Systems Ltd
Original Assignee
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Keiyo Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP1104436A priority Critical patent/JPH02284248A/ja
Publication of JPH02284248A publication Critical patent/JPH02284248A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブルコントローラ等の電子制御装置
のメモリ内容(データ)のチェック方法に係り、特にデ
ータの置換によるデータ変化の検出に好適な正誤チェッ
ク方法に間する。
〔従来の技術〕
従来のこの種装置で行われているメモリ内容診断方法は
、特開昭56−68843号公報に記載のように、メモ
リ内の内容1バイトを8ビツトの2進数値として順次ア
ドレス順に加算して行き、指定されたバイト数を加算し
た時点での加算結果とあらかじめオフラインで計算し保
存されている診断用結果とを比較する。その結果が不一
致ならばメモリデータに変化があったものと判定してい
た。
〔発明が解決しようとする問題点〕
上記従来技術では、特開昭56−68843号公報の第
1図のデータ1とデータNが入れかわった場合、入れか
えかない場合と加算結果が変わらず入れかわりを検知て
きないという問題があった。
プログラマブルコントローラでは、このようなデータの
入れかえをユーザの都合により行う場合がある。即ち、
ユーザの都合により入力端子、あるいは出力端子を変え
る場合があり、これに伴ってメモリ内のデータを入れか
えることになり、この場合のデータと端子の対応間係の
正誤が問題である。
データの入れかえに誤りがあったことを発見できめまま
プログラマブルコントローラを動作させた場合、正しく
動作しないばかりか誤動作の仕方によっては非常に危険
なこともある。
本発明の目的は、この問題を解決するために、メモリ内
容の変化、特に単なるサム値(メモリデータの加算結果
)が同一なメモリデータの入れかわりがあった場合も、
検出できるようにしたことにある。
〔問題点を解決するための手段〕
上記目的は、データを加算する場合、メモリデータが書
き込まれている場所毎に異なる固有の情報によりその場
所に書き込まれているデータを加工したのちに加算する
ことにより、達成される。
〔作用〕
メモリデータが書き込まれている場所毎に異なる固有の
数は、メモリデータ固有の存在場所情報となる。そのた
め、あるメモリデータが池の場所に移れば、当然存在場
所情報も異なってしまうので、この固有の存在場所情報
により計算されろ加算値も異なり、同一になることはな
いので、正しく書き込みがなされなかったという書き込
みの誤動作を検出することが可能となる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。
プログラマブルコントローラのメモリ10はプログラマ
ブルコントローラの人出カモジュールに割り付けたI1
0ナンバーに対する110割り付は情報等を設定するた
めのデータエリア1と、データエリア1に設定した11
0割りけけにもとづいたI10ナンバーをオペランド部
に持ち、演算を行う命令のプログラムを記憶するための
ユーザープログラムエリア3と、データエリア3の正し
いサム値をあらかじめ記憶しておくサム記憶エリア2か
ら成る。20は演算処理ユニット(CPU)で、30は
CPU20とメモリ10の動作を制御するシステムプロ
グラムの記憶されたシステムメモリである。CPU20
は上記システムプログラムとユーザプログラムによって
シーケンス動作を実行する。
標準加算結果を標準加算結果記憶エリア2に書き込む場
合はメモリのデータエリア1のアドレスnからn+にの
メモリデータを順次読み出すためのアドレスカウンタI
(11)と、読み出したデータ格納場所毎に異なる固有
の数を掛は合わせるために固有の数を発生させるための
カウンタC(12)、加算の演算を行うためのサム演算
レジスタ14及び、これらカウンタ(11,12)とレ
ジスタ(14)およびサム値計算処理部13を用いて第
2図に示すフローチャートの処理手順の加算を行い、引
き続きサム値書き込み処理部21によってサム演算レジ
スタ14の内容をサム記憶エリア2に書き込む。第2図
でアドレスカウンタ■の内容とはメモリ10の各アドレ
スのデータで、カウンタの値とはl、2.・・・・・・
・・・という整数値である。
上記動作はユーザプログラムエリア3に作成されたプロ
グラムによって制御される データエリア1のアドレスnからn+にのメモリデータ
に対する加算値と記憶エリア2の内容の比較をする場合
はプログラマブルコントローラがユーザープログラムエ
リア3の内容に基づいて演算する時で、実際のシーケン
ス演算に入る前ここ上記サム計算処理部13で処理を行
い、サム値比較処理部22にて記憶エリア2の標準加算
結果とサム演算レジスタ14の内容の比較を行い、サム
値一致チェック(23)を行い結果を出力部24に出力
する。
次に、上記チェック方式における効果を第3図、第4図
の具体例により説明する。
データエリア1のアドレスnからn+kにデータA(1
05)から順にデータK(106)まで設定した状態を
第3図とする。この時の加算値P(107)は第2図の
動作手順により サム値P=nA+ (n+1)B+ (n+2)C+・
・・・・・・・・(n+k)K =n (A+B+C+−・−・−・+IO十B+2C+
・・・・・・・・・十k K となる。続いて第3図の状態からアドレスn+1のデー
タをC(109)、アドレスn+2のデータをB(11
0)に入れかえた状態を第3図とし、この時のサム値Q
(112)は第2図の動作手順により サム値Q=nA+ (n+1)C+ (n+2)B+・
・・・・・+(n+k)K =n (A+B+C+・・−・・・+K)+C+2B+
・・・・・・十k K となる。
この結果、サム値P(107)とサム値Q(112)と
は異なるためデータの入れ替えがあったことが加算値に
確実に反映される。
又、P=Qとなる条件は、上記計算式よりB=Cの時で
ある。しかし、BとCが等しければデータの入れ替りが
あっても、実質的には変わりがないため、サム値が変化
しなくても問題はない。
以上により、第1図のユーザプログラムエリア3に対し
、データエリア1にもとづいてプログラミングした時、
合わせてサム記憶エリア2に、上記方式に基づいて標準
加算結果をセットしておけばその後、データエリアIの
内容がいかに変更されようと、プログラマブルコントロ
ーラ演算前にデータエリア1のサム計算結果とサム記憶
エリア2の内容が一致していることによりデータの入れ
替えがないことを確認し演算を行うことにより、正しい
演算を行うことができる。
また、実施例を第5図により説明する。
前記実施例では、データ格納場所毎に異なる固有の数と
してカウンタ12のカウント値を用いたが、カウンタ値
の変わりにメモリ1oのデータを順次読み出すための既
存のPドレスカウンタ11】の値、即ちアドレスそのも
のを用い、前記実施例と同様の計算方式にて加算値を記
憶エリア2にセット、および比較のための現状のデータ
の加算をすることができる。本実施例では前記実施例と
比較して、データ格納場所毎に異なる固有の数を発生さ
せるためのカウンタC(12)が不要であること、カウ
ンタCが不要な分だけ加算値計算用プログラムが短くな
ること、及びサム値計算処理時間を短縮することができ
るなとの利点がある。
〔発明の効果〕
本発明によれば、メモリに格納されたデータの変化、デ
ータの入れかわりを確実にチェックを行うことができる
【図面の簡単な説明】
第1図は本発明の第一実施例のブロック図、第2図は本
発明実施例における加算手順を示すフローチャート、第
3図、第4図は本発明実施例における加算方式の具体例
説明図で、第3図はデータ入れかわり前の説明図、第4
図はデータ入れかわり後の説明図、第5図は第二実施例
における加算手順を示すフローチャートである。 1:データエリア、2:標準加算結果、3ニユーザブロ
グラムエリア、lO:メモリ、11:アトルスカウンタ
、12:カウンタ、13:サム計算処理部、14:サム
演算レジスタ、n、n+1゜・・・・・・n+k ニア
ドレス情報、順序を表わす情報。 第 図

Claims (1)

  1. 【特許請求の範囲】 1、メモリに格納された複数データの加算結果とあらか
    じめ用意したチェック用の標準加算結果とを比較してメ
    モリ内容の正誤をチェックする方法において、上記複数
    データの加算に際し各データにその格納位置に対応する
    固有情報の重み付をした状態で加算し、この加算結果と
    上記あらかじめ用意したチェック用の標準加算結果とを
    比較するようにしたことを特徴とするメモリ内容チェッ
    ク方法。 2、上記標準加算結果は標準の複数データを構成する各
    データにその格納位置に対応する固有情報の重み付けし
    た状態で加算して用意されてなる請求項1記載のメモリ
    内容チェック方法。 3、上記固有情報は上記各データの格納位置のアドレス
    情報であることを特徴とする請求項1または2記載のメ
    モリ内容チェック方法。 4、上記固有情報は上記各データの格納位置の順序を表
    わす情報であることを特徴とする請求項1または2記載
    のメモリ内容チェック方法。
JP1104436A 1989-04-26 1989-04-26 メモリ内容チェック方法 Pending JPH02284248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1104436A JPH02284248A (ja) 1989-04-26 1989-04-26 メモリ内容チェック方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1104436A JPH02284248A (ja) 1989-04-26 1989-04-26 メモリ内容チェック方法

Publications (1)

Publication Number Publication Date
JPH02284248A true JPH02284248A (ja) 1990-11-21

Family

ID=14380614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1104436A Pending JPH02284248A (ja) 1989-04-26 1989-04-26 メモリ内容チェック方法

Country Status (1)

Country Link
JP (1) JPH02284248A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713875A (ja) * 1993-06-28 1995-01-17 Nec Corp Romの書き込みチェック方法
JPH087600A (ja) * 1994-06-22 1996-01-12 Nec Corp Rom書込みチェック回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713875A (ja) * 1993-06-28 1995-01-17 Nec Corp Romの書き込みチェック方法
JPH087600A (ja) * 1994-06-22 1996-01-12 Nec Corp Rom書込みチェック回路

Similar Documents

Publication Publication Date Title
US20080016415A1 (en) Evaluation system and method
NL8600217A (nl) Dataverwerkende inrichting bevattende een geheugeninrichting voorzien van een coincidentieschakeling die in een foutherkennings- en een coincidentiemode schakelbaar is.
JPH02284248A (ja) メモリ内容チェック方法
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JPH04162300A (ja) 半導体メモリ
JPS6049937B2 (ja) マイクロプログラム制御のデ−タ処理装置
JP2600484B2 (ja) プログラマブルコントローラ
JPH0793505A (ja) 計数積算装置
JP2007058450A (ja) 半導体集積回路
JPS60122426A (ja) 書込みデ−タチエック方式
JPH01162300A (ja) Romチェック回路試験方式
JPH04342037A (ja) プログラムのオペランドチェック方式
JP2906680B2 (ja) マイクロコンピュータ
SU1524055A1 (ru) Устройство дл контрол программ
JPH02207355A (ja) メモリ読出し方式
JPH03211619A (ja) データ処理装置
EP0252042B1 (en) Method and apparatus for determining in a computer which of a number of programmes are allowed to utilise a rapid access memory
JPS59106017A (ja) 入出力制御装置の制御メモリの内容を検査する方法
JPS61290585A (ja) Icメモリカ−ド単体試験装置
JPH04286042A (ja) メモリテストにおけるデータの保護方法
JPH04338847A (ja) アドレス変換バッファ診断装置
JPH02108985A (ja) カウンタ検証方式
JPH04255032A (ja) 制御記憶装置のエラー訂正方式
JPH08235026A (ja) Cpu動作異常検出システム
JPS61210441A (ja) プログラムのバグ検出方法