JPH04352255A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH04352255A JPH04352255A JP3126334A JP12633491A JPH04352255A JP H04352255 A JPH04352255 A JP H04352255A JP 3126334 A JP3126334 A JP 3126334A JP 12633491 A JP12633491 A JP 12633491A JP H04352255 A JPH04352255 A JP H04352255A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- storage
- address register
- address
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置の記憶装
置に関し、特に記憶装置のアドレス割付に関する。
置に関し、特に記憶装置のアドレス割付に関する。
【０００２】
【従来の技術】従来、記憶装置に対するアドレスの割付
は固定であった。
は固定であった。
【０００３】
【発明が解決しようとする課題】上述した従来の記憶装
置は、アドレスの割付が固定であるため、記憶部の一部
が故障した場合は、その対応するアドレスが欠落するこ
とになり、記憶装置として使用できなくなるという欠点
がある。
置は、アドレスの割付が固定であるため、記憶部の一部
が故障した場合は、その対応するアドレスが欠落するこ
とになり、記憶装置として使用できなくなるという欠点
がある。
【０００４】
【課題を解決するための手段】本発明の記憶装置は、そ
れぞれの記憶部に割り当てられるアドレスを格納する格
納手段と、前記格納手段の内容とアクセスされているア
ドレスを比較する比較手段と、前記比較手段の出力情報
によって前記記憶部を応答させるか否か制御する制御部
とを有する。
れぞれの記憶部に割り当てられるアドレスを格納する格
納手段と、前記格納手段の内容とアクセスされているア
ドレスを比較する比較手段と、前記比較手段の出力情報
によって前記記憶部を応答させるか否か制御する制御部
とを有する。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例の記憶装置の構成
ブロック図である。図２は図１の記憶装置を複数台組み
合わせて使用する例を示す。
ブロック図である。図２は図１の記憶装置を複数台組み
合わせて使用する例を示す。
【０００７】アドレスレジスタ１にはあらかじめ記憶部
４に割り付けられたアドレスが格納されている。記憶装
置に対してアドレスパス５を通して与えられたアドレス
は比較回路２によりアドレスレジスタ１の内容と比較さ
れる。一致した場合は、制御回路３に通知され記憶部４
に対してアクセスが行われる。一致しない場合は応答し
ない。
４に割り付けられたアドレスが格納されている。記憶装
置に対してアドレスパス５を通して与えられたアドレス
は比較回路２によりアドレスレジスタ１の内容と比較さ
れる。一致した場合は、制御回路３に通知され記憶部４
に対してアクセスが行われる。一致しない場合は応答し
ない。
【０００８】図２において、通常の場合は記憶装置６の
アドレスレジスタには０、記憶装置７のアドレスレジス
タには１、記憶装置８のアドレスレジスタには２、記憶
装置９のアドレスレジスタには３という値が格納されて
いる。例えば、アドレス２に対してアクセスが発生した
場合は、記憶装置８においてアドレスの一致が検出され
、アクセスに対して応答する。ここで記憶装置７が故障
した場合を考える。その場合は、記憶装置８のアドレス
レジスタに１、記憶装置９のアドレスレジスタに２を設
定することにより、記憶装置７を切り離して使用できる
。
アドレスレジスタには０、記憶装置７のアドレスレジス
タには１、記憶装置８のアドレスレジスタには２、記憶
装置９のアドレスレジスタには３という値が格納されて
いる。例えば、アドレス２に対してアクセスが発生した
場合は、記憶装置８においてアドレスの一致が検出され
、アクセスに対して応答する。ここで記憶装置７が故障
した場合を考える。その場合は、記憶装置８のアドレス
レジスタに１、記憶装置９のアドレスレジスタに２を設
定することにより、記憶装置７を切り離して使用できる
。
【０００９】
【発明の効果】以上説明したように本発明は、記憶装置
の一部に故障が起こった場合でも、割り当てられるアド
レスを変更することにより故障部分を切り離して記憶部
を有効に利用できるという効果がある。
の一部に故障が起こった場合でも、割り当てられるアド
レスを変更することにより故障部分を切り離して記憶部
を有効に利用できるという効果がある。
【図１】本発明の一実施例の記憶装置のブロック図であ
る。
る。
【図２】図１に示す記憶装置を複数台組み合わせた使用
例のブロック図である。
例のブロック図である。
１ アドレスレジスタ
２ 比較回路
３ 制御回路
４ 記憶部
５ アドレスパス
６，７，８，９ 記憶装置
Claims (1)
- 【請求項１】 それぞれの記憶部に割り当てられるア
ドレスを格納する格納手段と、前記格納手段の内容とア
クセスされているアドレスを比較する比較手段と、前記
比較手段の出力情報によって前記記憶部を応答させるか
否か制御する制御部とを有することを特徴とする記憶装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126334A JPH04352255A (ja) | 1991-05-30 | 1991-05-30 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126334A JPH04352255A (ja) | 1991-05-30 | 1991-05-30 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352255A true JPH04352255A (ja) | 1992-12-07 |
Family
ID=14932611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126334A Pending JPH04352255A (ja) | 1991-05-30 | 1991-05-30 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352255A (ja) |
-
1991
- 1991-05-30 JP JP3126334A patent/JPH04352255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1311997A (en) | Data processing memory systems | |
| JPH05128010A (ja) | アドレス保護回路 | |
| US5611042A (en) | Data error detection and correction for a shared SRAM | |
| US6865636B1 (en) | Multitasking processor system for monitoring interrupt events | |
| JPH08320835A (ja) | 外部バスの障害検出方法 | |
| JPH01173244A (ja) | コピー防止ｒｏｍ回路 | |
| JPH04352255A (ja) | 記憶装置 | |
| GB1457030A (en) | Data processing system | |
| CA1053352A (en) | Method for providing a substitute memory module in a data processing system | |
| JPS6057091B2 (ja) | 共通メモリの記憶保護方式 | |
| GB2255843A (en) | Optional memory. | |
| JPH031697A (ja) | ディジタルトランクのメモリ管理回路 | |
| JPH02310734A (ja) | マイクロコンピュータ | |
| JP2892798B2 (ja) | ディジタル制御装置 | |
| JPH02185791A (ja) | ダイナミツクｒａｍリフレツシユ制御方式 | |
| JP2640139B2 (ja) | メモリカード | |
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JPH0417036A (ja) | プログラム試験システム | |
| JPS59139199A (ja) | 記憶保護方式 | |
| JPS5831020B2 (ja) | マルチプロセツサ制御システム | |
| JPH03113649A (ja) | 書込みデータ転送装置 | |
| JPH05204771A (ja) | メモリ制御システム | |
| JPS62251934A (ja) | Ｒｏｍに記憶したプログラムのデバツグ機能を有する制御装置 | |
| JPH0512175A (ja) | 周辺制御装置 | |
| JPH04128939A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991012 |