JPH0417036A - プログラム試験システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はプログラム試験システムに関し、特にＲＯＭ　
（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）内のプログラム
の動作を確認するためのシステムに関する。

従来技術 第２図に従来のプログラム試験システムの一例を示す。

図において、ＲＯＭ２内にはプログラムが収容されてお
り、・ＣＰＵＩはこのプログラムの内容に従って、種々
のｌ１０（入出力装置）の制御を行う。なお、３はアド
レスバス、４はデータバス、５は読出し信号、６は書込
み信号である。

かかる構成において、プログラムの動作状態を確認する
従来の方法としては、正常処理及び異常処理の試験を実
施して動作が正常である場合に試験合格としていた。

しかし、上述した従来のプログラム動作状態確認方法は
、機能仕様と試験内容との整合がとれていない場合や種
々の組合せ試験をもらした場合、実際にプログラムのす
べてが動作しているか否かの判定ができないという欠点
がある。

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的はより有効にプログラムの動作を
確認することができるプログラム試験システムを提供す
ることである。

発明の構成 本発明によるプログラム試験システムは、プログラムが
格納された第１のメモリと、この第１のメモリに対して
読出しアドレスを指定しつつプログラムを実行するＣＰ
Ｕと、前記読出しアドレスと同一のアドレスに試験用デ
ータが書込まれる第２のメモリとを有し、前記第２のメ
モリ内に書込まれたデータを用いて前記プログラムの動
作を確認するようにしたことを特徴とする。

実施例 次に、本発明について図面を参照して説明する。

第１図は、本発明によるプログラム試験システムの一実
施例の構成を示すブロック図であり、第２図と同等部分
は同一符号により示されている。

図において、１はＣＰＵ、２はＲＯＭ、３はアドレスバ
ス、４はデータバス、５は読出し信号、６は書込み信号
である。以上の構成に加えて本例ではＲＡ　Ｍ　（Ｒａ
ｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）　１４、ゲト
信号７、選択信号８、ゲート回路９、ＲＯＭ読出し信号
１０１選択回路１１、ＲＡＭ書込み信号］２、ＲＡＭ読
出し信号１３、選択回路１５及びスイッチ］６を含んで
構成されている。また、アドレスバス３及びデータバス
４は、ＣＰＣＰＵｌ−１ＲＯ及びＲＡＭ１４に共通に設
けられている。

選択回路１１は選択信号８によって制御されるものであ
り、ＣＰＵＩからの読出し信号５及び書込み信号６のい
ずれか一方をＲＡＭ書込み信号１２又はＲＡＭ読出し信
号１３として送出するものである。そして、ＲＡＭ書込
み信号１２が入力されるとＲＡＭ１４は書込み動作を行
い、データバス４上のデータがアドレスバス３によって
指定されるアドレスに選択回路］５を介して書込まれる
。

一方、ＲＡＭ読出し信号１３が入力されるとＲＡＭ１４
は読出し動作を行い、アドレスバス３によって指定され
るアドレスからデータバス４上に選択回路１５を介して
データが出力される。

選択回路１５は選択信号８によって制御されるものであ
り、データバス４上のデータ及びスイッチ１６により設
定されるデータのいずれか一方をＲＡ　Ｍ　１．４に人
力するために設けられている。

スイッチ１６には、周知のＤ　Ｉ　Ｐ　（Ｄｕａｌ　Ｉ
ｎ１ｉｎｅ　Ｐａｃｋａｇｅ　）型スイッチ等が用いら
れ、任意の値が外部から設定できるように構成されてい
る。このスイッチ１６の設定値が試験用データとなる。

ゲート回路９には、周知の２人力アンドゲー１・回路を
用い、その入力の片方にはゲーＩ・信号７が人力される
。したがって、ゲート信号７の論理レベルにより、ＣＰ
ＵＩからの読出し信号７をＲＯＭ読出し信号１０として
送出するか否かが制御される。

かかる構成とされた本実施例のシステムにおいでは、Ｒ
ＡＭ１４はＲＯＭ２と同一のアドレス構成となっている
ものとする。つまり、アドレスバス３が共通となってい
るため、ＲＯＭ２のアドレスをＣＰＵＩが指定すると、
同時にＲＡＭ１４上の同一アドレスも指定されることと
なる。

かかる構成において、ＣＰＵＩは立上げ時にゲート信号
７をオンとし、選択信号８て出力し、ＣＰＵＩからの読
出し信号５をＲＡＭ書込み信号１２と接続する。ＣＰＵ
ＩはＲＯＭ２内に収容されているプログラムに従って各
Ｉ１０の制御等を実施する。ＣＰＵＩがＲＯＭ２より読
出したプログラムは、データバス４を介してＣＰＵＩに
入力される。また、それと同時にスイッチ１６に設定さ
れたデータが、選択回路１５を介してＲＯＭ２について
の読出しアドレスと同一のアドレスにストアされる。

種々の試験を実施した後に、ゲート信号７をオフとし、
選択信号８を出力し、ＣＰＵＩからの読出し信号５をＲ
ＡＭ読出し信号］３と接続する。

その後、ＲＡ　Ｍ　１．４内にストアされたデータを順
次続出し、スイッチ１６の設定データと一致しているか
否かを確認する。ＣＰＵＩが指定したアドレスについて
は、ＲＡＭ１４内の対応アドレスに試験データが書込ま
れているはずであり、この比較した各アドレスにおいて
データが相違している場合、プログラムは動作していな
いことがわかるのである。

比較のチエツクが終了した場合には選択信号８を出力し
て、ＣＰＵＩからの書込み信号６をＲＡＭ書込信号１２
と接続してスイッチ１６の設定値をオール零に変更し、
ＲＡＭ１４を初期化する。

発明の詳細 な説明したように本発明は、プログラムが収容されてい
るＲＯＭと同一アドレス上にＲＡＭを配置し、試験用デ
ータを書込むことにより、プロダラムの動作状態を確認
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるプログラム試験システム
の構成を示すブロック図、第２図は従来のプログラム試
験システムの構成を示すブロック図である。 主要部分の符号の説明 １・・・・・ＣＰＵ ２・・・・・ＲＯＭ ３・・・・・・アドレスバス ４・・・・データバス ９・・・・・・ゲート回路 １１．１５・・・・・・選択回路　　１６・・・・・ス
イッチ川願人　日木電気株式会社

Claims (1)

【特許請求の範囲】
1. （１）プログラムが格納された第１のメモリと、この第
   １のメモリに対して読出しアドレスを指定しつつプログ
   ラムを実行するＣＰＵと、前記読出しアドレスと同一の
   アドレスに試験用データが書込まれる第２のメモリとを
   有し、前記第２のメモリ内に書込まれたデータを用いて
   前記プログラムの動作を確認するようにしたことを特徴
   とするプログラム試験システム。