JPH0435242A - 調歩同期式シリアル通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、調歩同期式シリアル通信方式に関し、特に
スタートビットによって同期をとる調歩同期式シリアル
通信方式に関する。

（従来の技術） 例えは、マイクロコンピュータ間のデータ授受通信を行
う際、通信同期確保のために採用される同期方式として
調歩同期方式がある。

調歩同期方式に基つくシリアル通信方式の構成例か第８
図に示されている。

第８図において、送信側マイクロコンピュータ１と受信
側マイクロコンピュータ２間でデータの授受か行われる
。

マイクロコンピュータ１は、−ａに、中央処理装置（Ｃ
ＰＵ）１１と、ＣＰｔＪｌｌの制御処理手順を指示する
プロクラムが格納されているＲＯＭ１２と、必要に応じ
てアクセスされるＲＡ、ＭｌＢと、入出力インタフェー
ス（■７／○）１４とを備え、＜Ｉｌｏ＞１４の出力ボ
ートである出力端子Ｓ○からデータか回線を介してマイ
クロコンピュータ２に送出される。

マイクロコンピュータ２の構成は、マイクロコンピュー
タ１と同様であり、ＣＰｔＪ２１、ＲＯＭ２２、ＲＡＭ
２３および（Ｉｌｏ＞２４を備え、（Ｉｌｏ＞２４の入
力ボートである入力端子ＳＩからデータを受信する。

第９図には、上記方式の動作タイミングが示されている
。

マイクロコンピュータ１と２間の通信において、通常シ
リアル通信のない状態ではＳ○端子は高レベル（ＨＩＧ
Ｈレベル）に維持されている。

シリアル通信を開始する際は、先ず、送信側マイクロコ
ンピュータ１のＳＯ端子出力を低レベル（ＬＯＷレベル
）に落とし、スタートビット１ビツト分（°“０″）を
送出後、例えばデータ８ビツト分を時系列的に送出する
。そして、８ビツト分のデータを送出した後にストップ
ビット１ビツト（“１パ〉を送出する。

各ビットデータ送出タイミングは、予め通信系により定
めである通信スピードによって決定されている。

第９図におけるタイミング点Ａで、送信側データのＨＩ
ＧＨとＬＯＷレベルを決め、そのタイミングで、ビット
データが１°゛ならばＨＩＧＨに、”　ｏ　”ならばＬ
ＯＷに変化させて送出データを生成する。

一方、受信側のマイクロコンピュータ２では、入力端子
ＳＩがＬＯＷレベルに落ちたことを検出してビット受信
のタイミングの同期をとり、そこから通信スピードに応
じてスタートビットからストップビットまで、１ビツト
ずつ、タイミングＢでＳＩ端子がＨＩＧＨかＬＯＷかを
判断して各ビットが１なのか０なのかを受信しておく。

第１０図のフローチャートを参照しながらマイクロコン
ピュータ１からの送信処理を説明する。

シリアルデータ送出処理に入ると、先ず、同期をずらす
原因となる割り込みを禁止する（ステップ５５０１）。

その後、シリアル通信の準備処理（例えば、送出データ
をＲＡＭ１３から読み出す等の処理）を行い（ステップ
５５０２）、Ｓｏ端子をＬＯＷにする（ステップ３５０
３）。

次に、シリアル通信の通信スピードを決定する同期用の
内部タイマーをスタートする（ステップ５５０４）。内
部タイマーの計時により、１ビツト分の時間経過タイミ
ングくＡタイミング）を検出する（ステップ５５０５）
。

ステップ８５０６において、ストップビットを送出し終
わるまで次々とデータをＳ○端子にセットして送出を続
ける（ステップ５５０６，５５０７）、ストップヒツト
まで送出し終わったら、割り込みを許可して通信終了の
処理（例えば、各種タイマの値をクリアする等の処理）
を行う（ステップ５５０８，５５０９）。

マイクロコンピュータ２による受信処理は、第１１図の
フローチャートに示す。

通常、各種処理を行うループの中で、ＳＩ端子を検査し
、ＬＯＷであれば、ループを抜けてステップ５６０４に
分岐する（ステップ５６０１〜８６０３）　。

次に、同期をずらす原因となる割り込みを禁止して、シ
リアル通信の準備処理（例えば、読み込むデータを格納
する場所を確保したりする処理等）を行う（ステップ５
６０４，５６０５）。

その後、シリアル通信の通信スピードを決定する同期用
の内部タイマーをスタートする（ステップ５６０６）。

内部タイマーの計時により、１／２ビット分の時間経過
（タイミング点Ｂ）を検出する（ステップ５６０７）。

そして、ストップビットを受信し終わるまで、次々とＳ
Ｉ端子を検査して受信を続ける（ステップ８６０８〜５
６１０）。

受信が終了すると、割り込みを許可して通信の終了処理
（例えば、受信データをＲＡＭ２３に格納する等の処理
）を行う〈ステップ５６１１゜５６１２＞。

（発明が解決しようとする課題） 上述のように、従来の調歩同期式シリアル通信では、送
信側のスタートビットによって通信が開始されるため、
受信側では常にＳＩ端子を割り込み、あるいはソフトウ
ェアによって監視している必要があり、例えば、第１１
図のフローチャートではステップ８６０１〜８６０３の
ループ処理を高速で繰り返し処理する必要がある。

また、万−他からの割り込み等により、その監視タイミ
ングが遅れた場合には、例えば、第１１図のフローチャ
ートでは、ステップ８６０３と８６０４の前に割り込み
がかかった場合、あるいはＳＯ端子がＬＯＷになってい
てもステップ５６０１．５６０２の処理が矢引いて、ス
テップ８６０３を処理するまでに時間ががかった場合に
は誤通信となるので、通信スピードを高めることができ
ないという問題がある。

そこで、この発明の目的は、上記従来方式の問題点を解
決し、簡易な構成で高速シリアル通信を可能とする調歩
同期式シリアル通信方式を提供することにある。

（課題を解決するための手段） 前述の課題を解決するため、この発明による調歩同期式
シリアル通信方式は、 送信側から送出されるシリアルデータに含まれるスター
トビットに基づいて受信側のタイミング同期をとって通
信を行う調歩同期式シリアル通信方式において、 予め定めた長さの高レベルと低レベルビットの組み合わ
せを前記スタートビットとし、前記スタートビットの中
に同期ビットを設けて構成される。

（作用） この発明では、送信側から送出されるシリアルデータに
含まれる予め定めた長さの高レベルと低レベルビットの
組み合わせから成り、同期ビットか含まれているスター
トビットに基づいて受信側のタイミング同期をとって通
信を行う調歩同期式シリアル通信方式を構成している。

（実施例） 次に、この発明について図面を参照しながら説明する。

第１図は、この発明による調歩同期式シリアル通信方式
の一実施例におけるタイミング図である。

単方向通信のマイクロコンピュータ間の通信構成は基本
的には同様な構成である。

第１図に示すように、この実施例では、スタートビット
として従来のように１ビツトのＬＯＷレベルを用いるの
ではなく、スタートビットは、予め定められた長さのＬ
ＯＷ、ＨＩＧＨ，ＬＯＷレベルから成る符号を用いてい
る。

データ送信時、先ず、送信側は、送信要求としてＳＯ端
子をＬＯＷレベルに落とす。この最初のＬＯＷレベルの
長さは受信側が他の割り込みの処理や命令処理を行って
も充分確認できる長さとしておく（つまり、通信スピー
ドに応じ、予め決定しておく）。

その後、ＳＯ端子をＨＩＧＨレベルにするが、二のＨＩ
ＧＨレベルの長さは、受信側に、この時点で割り込みが
発生しても充分次の立ち上がりを検出できるような長さ
としておく。この長さも通信スピードに応じて予め決定
しておく。

次に、１ビツト長のＬＯＷレベルを送出し、続いてデー
タ８ビツト、ストップビット１ビツトを送出する。

一方、受信マイクロコンピュータ側では、ＳＩ線端子の
入力データレベルがＬＯＷレベルに落ちたことを検出す
ると、次にＨＩＧＨレベルになるのを待ち、ＨＩＧＨレ
ベルに至ると、割り込み等の処理を禁止する。そして、
シリアル通信の準備をして、ＳＩ線端子ＬＯＷレベルに
至るのを待つ。

ＳＩ線端子ＬＯＷレベルに至ったタイミングで同期をと
り、シリアルデータの受信を行う。

次に、第２図のフローチャートを参照しながら送信処理
について説明する。

シリアルデータ送出の開始時、先ず、ＳＯ端子とＬＯＷ
レヘレベセットしなくステップ５ＩＯＩ）後、予め定め
た所定時間〈受信側てＳＯ端子のＬＯＷレヘレベ充分検
出てきる時間）をタイマーにより計時する（ステップ５
１０２．５１０３）。

ＳＯ端子を）（ＩＧＨレベルにして、予め定めた所定時
間（受信側で、このＨＩＧＨレベルを充分検出できる時
間〉をタイマーによって計時する（ステップ８１０４〜
５１０６）。

その後のステップ５１０７から先の処理は、第１０図の
処理におけるステ・ノブ５５０１以降の処理と同じで、
割り込み禁止処理（Ｓ１０７）、シリアル通信の準備処
理（Ｓ１０８）、ＳＯ端子をＬＯＷにセット（Ｓ１０９
）、同期用の内部タイマスタート処理＜５ＬＩＯ）、・
　を行う。

受信側の処理は、第３図のフローチャートに示すように
、通常各穐の処理を行うループの中で、Ｓｒ端子を検査
し、ＬＯＷレベルであればループを抜けてステップ５２
０４に分岐する（ステップ８２０１〜８２０３）。

Ｓｒ端子がＨＩＧＨレベルになるのを待ってから同期を
ずらす原因となる割り込みを禁止し、シリアル通信の準
備処理を行う（ステップ８２０４〜５２０６＞。

Ｓｒ端子がＨＩＧＨレベルになるのを待って、そのタイ
ミングでシリアル通信の通信スピードを決定する同期用
の内部タイマをスタートする（ステップ５２０７，５２
０８＞。

その後の処理は第１１図における処理ステップ５６０７
以降の処理と同じである。

以上のようにシリアル通信を行えば、シリアル通信の準
備を予め行っておいてから、双方略同時に同期用のタイ
マーをスタートすることができるため、高い精度で同期
をとることができる。また、スタートビットの各部の長
さを通常処理や割り込み処理に応じて決定しておくため
、割り込みやタイミング遅れなどの影響も全く生じない
。

第４図には、この発明の双方向のシリアル通信Ｉ＼の適
用例を示す構成が示されている。

両マイクロコンピュータ１．２とも自己のＳｒ端子か相
手のＳＯ線端子接続されている。

第５図を参照して双方向シリアル通信方式の動作タイミ
ングを説明する。

先ず、マイクロコンピュータ１からマイクロコンピュー
タ２にデータを伝送する場合は、マイクロコンピュータ
１がＳＯ線端子ＬＯＷレベルに落とすことによって、マ
イクロコンピュータ１からマイクロコンピュータ２への
送信要求となる。

マイクロコンピュータ２は、マイクロコンピュータ１の
送信要求を受は取ったら、ＳＯ線端子ＬＯＷレベルに落
とすことによりマイクロコンピュータ２からマイクロコ
ンピュータ１への送信許可とする。

この岡、送信許可を待っていたマイクロコンピュータ１
が、マイクロコンピュータ２の送信許可を受は取ったら
、予め定めた所定時間後にｓｏ端子をＨＩＧＨレベルに
し、通信′Ｐ！１．ｆ！ａを行う。

マイクロコンピュータ２は、このスタートビットのＨＩ
ＧＨレベルを受は取ったら、割り込みを禁止して通信の
準備をし、Ｓｒ端子がＬＯＷレベルになるのを待つ。

マイクロコンピュータ１は、予め定めた所定時間経過後
に、ＳＯ線端子ＬＯＷレベルに落とし、そのタイミング
で通信を始める。マイクロコンピュータ２もＳｒ端子が
ＬＯＷレベルに落ちたタイミングで通信を始める。

マイクロコンピュータｌは、第５図のタイミングＡ″′
ｃＳＯ端子に出力データをセットし、マイクロコンピュ
ータ２はタイミングＢでＳｒ端子のデータサンプリング
して通信を行う。

次に、マイクロコンピュータ２がらマイクロコンピュー
タｌヘデータを送出する場合は、マイクロコンピュータ
２がｓｏ端子ｔＬＯＷレベルに落とし、マイクロコンピ
ュータ２がらマイクロコンピュータｌへの送信要求を行
う。

マイクロコンピュータ１は、マイクロコンピュータ２か
らの送信要求を受は取ると、ｓｏ端子をＬＯＷに落とす
ことにより、マイクロコンピュータ１からマイクロコン
ピュータ２への送信許可とする。

マイクロコンピュータｌは、送信許可を送ると、予め定
めた所定時間後にＳ○端子をＨＩＧＨにして通信の準備
をする。

マイクロコンピュータ２は、このスタートヒツトのＨＩ
ＧＨレベルを受は取ったら、割り込みを禁止して通信の
準備をし、Ｓｒ端子がＬＯＷになるのを待つ。

マイクロコンピュータ１は予め定めである所定時間経過
後にＳＯ線端子ＬＯＷに落とし、そのタイミングで通信
を始める。マイクロコンピュータ２もＳｒ端子がＬＯＷ
に落ちたタイミングで通信と始める。

マイクロコンピュータ２は、第５図のタイミングＡでＳ
Ｏ線端子出力データをセットし、マイクロコンピュータ
１は、タイミングＢ”ｒｓＩ端子のデータをサンブリン
クして通信を行う。

偶然、双方同時に送信要求が出た場合は、マイクロコン
ピュータ１がマイクロコンピュータ２の送信要求を送信
許可として受は取り、予め定めである所定時間後にＳＯ
端子をＨＩＧＨにし、通信の準備をする。

マイクロコンピュータ２は、このスタートビットのＨＩ
ＧＨレベルを受は取ったら、割り込みを禁止して通信の
準備をし、ＳＩ端子がＬＯＷになるのを待つ。

マ・ｆクロコンピユータｌは、予め定めである所定時間
経過後にＳＯ端子をＬＯＷに落とし、そのタイミングで
通信を始める。マイクロコンピュータ２もＳＩ端子がＬ
ＯＷに落ちたタイミングで通信を始める。

通信中は、双方向通信であるため、マイクロコンピュー
タｌ、マイクロコンピュータ２双方とも第５図のタイミ
ングＡで自己のＳ○端子に出力データをセットし、タイ
ミングＢｒＳ　Ｉ端子のデータをサンプリングして、送
受同時に進行する。

このように、双方向通信への応用の場合には、常に同期
ビットを出力する側が決まっている。

以上の実施例では、シリアル通信の制御全てをマイクロ
コンピュータとそのＩｌｏによって行ったが、スタート
ビット以外の通信をシリアルパラレル変換等のハードウ
ェア構成によって行っても良い。

（発明の効果） 以上説明したように、この発明による調歩同期式シリア
ル通信方式は、以下のような効果が得られる。

（１）割り込みや高度なソフトウェア技法を用いなくて
も、高い精度で同期のとれた調歩同期式のシリアル通信
を行うことができる。

（２〉高い精度て同期がとれるのでシリアル通信のスピ
ードを高速化できる。

（３）従来のハードウェアの構成をなんら変更すること
なく実現できる。

（４）割り込みを使わないなめ、ソフト、ハードともに
簡単な構成にすることができる。

（５）偶発的な割り込みや処理の遅れなどの影響を排除
することが゛できる。

【図面の簡単な説明】

第１図は、この発明による調歩同期式ンリアル通信方式
の一実施例を示すシリアル通信タイミング図、第２図と
第３図は、この発明の単方向通信方式の応用例の送信側
と受信側の処理手順を示すフローチャート第４図は、こ
の発明の双方向通信方式への応用例の構成図、第５図は
、第４図の双方向通信方式への応用例のタイミング図、
第６図と第７図は第４図の双方向通信方式への応用例の
送信側と受信側の処理手１ｌｆｔ示すフローチャート、
第８図は、マイクロコンピュータ間のデータ授受を行う
ンステムの構成図、第９図は従来の調歩同期式シリアル
通信方式のデータタイミング図、第１０図と第１１図は
、従来方式の送信側と受信側の処理手順を示すフローチ
ャートである。 １．２・マイクロコンピュータ、 １１．２ｌ−ＣＰＵ、 ２２・・・ＲＯＭ、 ２３−ＲＡＭ、 ２４−Ｉｌｏ。

Claims (1)

1. 【特許請求の範囲】 送信側から送出されるシリアルデータに含まれるスター
   トビットに基づいて受信側のタイミング同期をとって通
   信を行う調歩同期式シリアル通信方式において、 予め定めた長さの高レベルと低レベルビットの組み合わ
   せを前記スタートビットとし、前記スタートビットの中
   に同期ビットを設けたことを特徴とする調歩同期式シリ
   アル通信方式。