JPH043532A - Ａｇｃ制御回路 - Google Patents
Ａｇｃ制御回路Info
- Publication number
- JPH043532A JPH043532A JP10554190A JP10554190A JPH043532A JP H043532 A JPH043532 A JP H043532A JP 10554190 A JP10554190 A JP 10554190A JP 10554190 A JP10554190 A JP 10554190A JP H043532 A JPH043532 A JP H043532A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control signal
- control circuit
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、メタリックケーブルを用いたディジタル伝
送におけるＡＧＣ制御回路に関するものである。
送におけるＡＧＣ制御回路に関するものである。
伝送路の線路損失のために出力信号は減衰した信号とな
る。この減衰した信号を高速に自動等化するためにＡＧ
Ｃ制御回路が必要となる。
る。この減衰した信号を高速に自動等化するためにＡＧ
Ｃ制御回路が必要となる。
第４図は、例えば特公平１−１３２５０号公報に示され
た従来のＡ ｃ、 Ｃ＠御回路である。この図において
、１は伝送路で減衰した信号を入力する入力端子、２は
可変利得アンプ、３は前記可変利得アンプ２からの等化
信号８を出力する出力端子、４は前記等化信号８の出力
が一定のしきい値を越えるかどうかを判定する判定回路
、５は前記可変利得アンプ２の伝達特性を制御する制御
回路、７は入力信号、９は判定信号、１ｏは制御信号、
１２はゲート回路、１３は制御回路駆動信号、１４はタ
イマ駆動信号、１６は一定時間前記制御回路駆動信号１
３を禁止するための禁止信号、］５は前記タイマ駆動信
号１４を受信して禁止信号１６を一定時間送信するため
のタイマ回路である。
た従来のＡ ｃ、 Ｃ＠御回路である。この図において
、１は伝送路で減衰した信号を入力する入力端子、２は
可変利得アンプ、３は前記可変利得アンプ２からの等化
信号８を出力する出力端子、４は前記等化信号８の出力
が一定のしきい値を越えるかどうかを判定する判定回路
、５は前記可変利得アンプ２の伝達特性を制御する制御
回路、７は入力信号、９は判定信号、１ｏは制御信号、
１２はゲート回路、１３は制御回路駆動信号、１４はタ
イマ駆動信号、１６は一定時間前記制御回路駆動信号１
３を禁止するための禁止信号、］５は前記タイマ駆動信
号１４を受信して禁止信号１６を一定時間送信するため
のタイマ回路である。
また、第５図は、第４図の各信号（タイマ駆動信号１４
は除く）の波形図である。
は除く）の波形図である。
次に、動作を第４図、第５図によって説明する。
伝送路の線路損失によって減衰した入力信号７（第５図
（ａ））を入力端子１より入力し、可変利得アンプ２に
よってこの線路損失分を補償し、等化信号８（第５図（
Ｃ））を出力端子３より出力する。判定回路４は、等化
信号８がある一定のしきい値以上か否かを判定し、しき
い値以上であれば判定信号９（第５図（ｄ））を送信す
る。この時ゲート回路１２に入力される禁止信号１６（
第５図（ｅ））が“Ｌ”ならデー１〜回路１２は制御回
路駆動信号１３（第５図（ｆ））を送信し、制御回路５
はこれを受信すると制御信号１０（第５図（ｂ））を送
信し、可変利得アンプ２の伝達特性を切り換えて所望の
等化信号８を得る。
（ａ））を入力端子１より入力し、可変利得アンプ２に
よってこの線路損失分を補償し、等化信号８（第５図（
Ｃ））を出力端子３より出力する。判定回路４は、等化
信号８がある一定のしきい値以上か否かを判定し、しき
い値以上であれば判定信号９（第５図（ｄ））を送信す
る。この時ゲート回路１２に入力される禁止信号１６（
第５図（ｅ））が“Ｌ”ならデー１〜回路１２は制御回
路駆動信号１３（第５図（ｆ））を送信し、制御回路５
はこれを受信すると制御信号１０（第５図（ｂ））を送
信し、可変利得アンプ２の伝達特性を切り換えて所望の
等化信号８を得る。
次に、タイマ回路１５を使用する理由を説明する。可変
利得アンプ２は制御信号１０（第５図（ｂ））によって
コンデンサや抵抗値を切り換えるので、それによってス
イッチングノイズが生じて（第５図（ｅ）） 、判定回
路４はこのノイズによって誤った判定をしてしまう（第
５図（ｄ））それを防ぐためにタイマ回路１５によって
禁止信号１６（第５図（ｅ））を一定時間送信して、判
定信号９（第５図（ｄ））からノイズを除去した制卸回
路駆動信号１３（第５図（ｆ））を制御回路５に送信し
、誤動作しないＡＧｃｉｌＪｔｆ１１１回路を得ている
。
利得アンプ２は制御信号１０（第５図（ｂ））によって
コンデンサや抵抗値を切り換えるので、それによってス
イッチングノイズが生じて（第５図（ｅ）） 、判定回
路４はこのノイズによって誤った判定をしてしまう（第
５図（ｄ））それを防ぐためにタイマ回路１５によって
禁止信号１６（第５図（ｅ））を一定時間送信して、判
定信号９（第５図（ｄ））からノイズを除去した制卸回
路駆動信号１３（第５図（ｆ））を制御回路５に送信し
、誤動作しないＡＧｃｉｌＪｔｆ１１１回路を得ている
。
従来のＡＧＣ制御回路は以上のように構成されているの
で、タイマ回路１５やゲー）−回路１２を設けなければ
ならず、回路が複雑になるなどの問題点があった。
で、タイマ回路１５やゲー）−回路１２を設けなければ
ならず、回路が複雑になるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、簡単な回路構成で過度的な雑音によるフィ
ルタの誤動作を防止できるＡＧＣ制御回路を得ることを
目的とする。
れたもので、簡単な回路構成で過度的な雑音によるフィ
ルタの誤動作を防止できるＡＧＣ制御回路を得ることを
目的とする。
この発明に係るＡＧＣ制御回路は、制御回路から送信さ
れる制Ｗ信号を波形成形してスイッチングノイズが発生
しにくい波形としてから可変利得アンプに送出する制御
信号調整回路を設けたものである。
れる制Ｗ信号を波形成形してスイッチングノイズが発生
しにくい波形としてから可変利得アンプに送出する制御
信号調整回路を設けたものである。
この発明におけるＡＧｃｔＪＪＩ！１回路は、制御回路
から送信される制御信号をゆるやかに立ち上げることに
より過度的な雑音を低減させ、ＡＧＣ制御回路の誤動作
を防ぐ。
から送信される制御信号をゆるやかに立ち上げることに
より過度的な雑音を低減させ、ＡＧＣ制御回路の誤動作
を防ぐ。
以下、乙の発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示すＡ、 Ｇ Ｃ制御回
路のブロック図である。この図ζｒおいて、第４図と同
一符号は同一構成部分を示し、６は前記制御信号１０の
信号の立ち上がりを調整する制御信号調整回路、１１は
その調整制御信号である。第２図は、第１図における各
信号の波形図である。
路のブロック図である。この図ζｒおいて、第４図と同
一符号は同一構成部分を示し、６は前記制御信号１０の
信号の立ち上がりを調整する制御信号調整回路、１１は
その調整制御信号である。第２図は、第１図における各
信号の波形図である。
次に、上記実施例の動作を第１図、第２図を参照して説
明する。
明する。
伝送路によって減衰した入力信号７（第２図（ａ））が
入力端子１より入力され、可変利得アンプ２によってこ
の線路損失分を補償し、等化信号８（第２図（ｄ））を
出力端子３より出力する。
入力端子１より入力され、可変利得アンプ２によってこ
の線路損失分を補償し、等化信号８（第２図（ｄ））を
出力端子３より出力する。
判定回路４は、等化信号８がある一定のしきい値以上か
否かを判定し、しきい値以上であると、判定信号９（第
２図（ｅ））を送イ８し、制御回路５はこれを受信して
制御信号１０（第２図（ｂ））を送信する。しかし、こ
の信号のままであると可変利得アップ２内の伝達特性を
切り換える際、スイッチング５ノイズが発生しく第２図
（ｄ）） 、それが判定回路４のしきい値を越えると誤
った判定をしＣしまうので、制御信号１０（第２図（ｂ
））を−度制御イ３号調整回路６に入力して、信号の立
ち上がりをゆるやかｔζすることによって（第２図（Ｃ
）） このノイズを低減させて誤動作しないようにし７
ている。制御信号調整回路６は、例えば第３図に示すよ
うにコンデンサ１個で簡単に実現できる。
否かを判定し、しきい値以上であると、判定信号９（第
２図（ｅ））を送イ８し、制御回路５はこれを受信して
制御信号１０（第２図（ｂ））を送信する。しかし、こ
の信号のままであると可変利得アップ２内の伝達特性を
切り換える際、スイッチング５ノイズが発生しく第２図
（ｄ）） 、それが判定回路４のしきい値を越えると誤
った判定をしＣしまうので、制御信号１０（第２図（ｂ
））を−度制御イ３号調整回路６に入力して、信号の立
ち上がりをゆるやかｔζすることによって（第２図（Ｃ
）） このノイズを低減させて誤動作しないようにし７
ている。制御信号調整回路６は、例えば第３図に示すよ
うにコンデンサ１個で簡単に実現できる。
なお、上記実施例では１つの制御信号についての場合を
示したが、複数の刷部イ１号の場合であってもよく、上
記実施例と同様の効果を奏する。
示したが、複数の刷部イ１号の場合であってもよく、上
記実施例と同様の効果を奏する。
以上説明したように、この発明は、ディジクルの制御信
号によって利得を切り換える可変利得アンプと、この可
変利得アンプの出力信号と所定のしきい値を比較２判定
する判定回路と、この判定回路の出力信号によって利得
制御信号を生成する刷部回路と、利得制御信号の波形成
形を行い波形成形された利得制御信号を可変利得アンプ
に送出する制御信号調整回路とを備えたので、フィルタ
の伝達特性切換え時の雑音による回路全体の誤動作を、
制御信号のみを調整することによって防ぐことができ、
少ない部品数で安価で精度の高いＡＧＣ制御回路を得ら
れる効果がある。
号によって利得を切り換える可変利得アンプと、この可
変利得アンプの出力信号と所定のしきい値を比較２判定
する判定回路と、この判定回路の出力信号によって利得
制御信号を生成する刷部回路と、利得制御信号の波形成
形を行い波形成形された利得制御信号を可変利得アンプ
に送出する制御信号調整回路とを備えたので、フィルタ
の伝達特性切換え時の雑音による回路全体の誤動作を、
制御信号のみを調整することによって防ぐことができ、
少ない部品数で安価で精度の高いＡＧＣ制御回路を得ら
れる効果がある。
第１図はこの発明の一実施例によるＡＧＣ制御回路の回
路構成を示すブロック図、第２図は、第１図における各
信号の波形図、第３図は制御信号調整回路の回路図、第
４図は従来のＡＧＣ制御回路の回路構成を示すブロック
図、第５図は、第４図の各信号の波形図である。 図において、１は入力端子、２は可変利得アンプ、３は
出力端子、４は判定回路、５は制御回路、６は制御信号
調整回路、７は入力信号、８は等化信号、９は判定信号
、１０は制御信号、１１は調整制御信号である。 なお、各図中の同一符号は同一または相当部分を示す。
路構成を示すブロック図、第２図は、第１図における各
信号の波形図、第３図は制御信号調整回路の回路図、第
４図は従来のＡＧＣ制御回路の回路構成を示すブロック
図、第５図は、第４図の各信号の波形図である。 図において、１は入力端子、２は可変利得アンプ、３は
出力端子、４は判定回路、５は制御回路、６は制御信号
調整回路、７は入力信号、８は等化信号、９は判定信号
、１０は制御信号、１１は調整制御信号である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- ディジタルの制御信号によって利得を切り換える可変利
得アンプと、この可変利得アンプの出力信号と所定のし
きい値を比較、判定する判定回路と、この判定回路の出
力信号によって利得制御信号を生成する制御回路と、利
得制御信号の波形成形を行い波形成形された利得制御信
号を前記可変利得アンプに送出する制御信号調整回路と
を備えたことを特徴とするＡＧＣ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10554190A JPH043532A (ja) | 1990-04-19 | 1990-04-19 | Ａｇｃ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10554190A JPH043532A (ja) | 1990-04-19 | 1990-04-19 | Ａｇｃ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043532A true JPH043532A (ja) | 1992-01-08 |
Family
ID=14410448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10554190A Pending JPH043532A (ja) | 1990-04-19 | 1990-04-19 | Ａｇｃ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008220223A (ja) * | 2007-03-09 | 2008-09-25 | Mitsubishi Agricult Mach Co Ltd | 刈取収穫機の引起し装置 |
-
1990
- 1990-04-19 JP JP10554190A patent/JPH043532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008220223A (ja) * | 2007-03-09 | 2008-09-25 | Mitsubishi Agricult Mach Co Ltd | 刈取収穫機の引起し装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0338907A (ja) | 送信出力電力制御装置 | |
| US4555788A (en) | Multiple rate baseband receiver | |
| US5303264A (en) | Adaptive equalizer using recursive least-squares algorithm and method therefor | |
| JPH0746788B2 (ja) | 自動線路等化器 | |
| CA2061388A1 (en) | Loudspeaker telephone device comprising a novel noise suppressing circuit | |
| JPH02181507A (ja) | ゲイン調節器 | |
| WO2005048548A3 (en) | Digital data receiver for edge cellular standard | |
| JPH043532A (ja) | Ａｇｃ制御回路 | |
| JP3281419B2 (ja) | リミッタ回路 | |
| FR2400298A1 (fr) | Montage destine a reduire le bruit, en particulier lors de la reproduction de signaux video enregistres, et comprenant un equipement de filtrage agissant en fonction de la frequence | |
| US6154602A (en) | Equalizer for digital video disk player | |
| US4013980A (en) | Equalizer for partial response signals | |
| JPH0669157B2 (ja) | 自動等化装置 | |
| JP2813128B2 (ja) | 伝送路損失補償回路 | |
| JPH0474899B2 (ja) | ||
| JP3214040B2 (ja) | デジタルゲイン可変装置 | |
| JPH01300706A (ja) | 波形等化回路 | |
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JP2654156B2 (ja) | フエージング監視回路 | |
| JPH0227619Y2 (ja) | ||
| JPS59225625A (ja) | ▲るうと▼ａｇｃ制御回路 | |
| JPS6245753B2 (ja) | ||
| JPH0129877Y2 (ja) | ||
| JPS6119296A (ja) | スピ−カ装置 | |
| JP2004120468A (ja) | インプットイコライザ |