JPH0435367A - 同期分離装置 - Google Patents
同期分離装置Info
- Publication number
- JPH0435367A JPH0435367A JP2138076A JP13807690A JPH0435367A JP H0435367 A JPH0435367 A JP H0435367A JP 2138076 A JP2138076 A JP 2138076A JP 13807690 A JP13807690 A JP 13807690A JP H0435367 A JPH0435367 A JP H0435367A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- synchronization
- signal
- minimum value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号の同期信号をデジタル信号で分離す
る同期分離装置に関するものである。
る同期分離装置に関するものである。
従来の技術
近年、映像信号のデジタル化か進み、同期分離回路もさ
まざまなものが考えられている。
まざまなものが考えられている。
μ下図面を参照しなから、上述した従来の同期分離装置
の一例について説明する。
の一例について説明する。
第７図は従来の同期分離装置のブロック図を示す。第７
図において、１はクランプ回路、２はＡ／Ｄ変換器、３
はＬＰＦ、４は同期分離回路、５はＬＰＦ３の最小値を
検出し、同期か離回路４を制御する最小値検出回路であ
る。ここで、Ａ／Ｄｔ、換器２はたとえば第２図に示す
ような並列比較型に構成されている。
図において、１はクランプ回路、２はＡ／Ｄ変換器、３
はＬＰＦ、４は同期分離回路、５はＬＰＦ３の最小値を
検出し、同期か離回路４を制御する最小値検出回路であ
る。ここで、Ａ／Ｄｔ、換器２はたとえば第２図に示す
ような並列比較型に構成されている。
このように構成された同期分離装置について、以下その
動作について説明する。まず、入力された映像信号はク
ランプ回路１においてバックポーチでクランプされ、Ａ
／Ｄ変換２において、デジタル信号に変換される。次に
、ＬＰＦ ３において帯域制限され、ノイズが除去され
る。そして、最小値検出回路５において、第６図のレベ
ルＡに示すように同期信号部分子ｂ）の最小値か検出さ
れ、同期分離回路４において、最小値（レベルＡ）とバ
ックポーチレベル（レベルＣ）の中間レベル（レベルＢ
）で同期分離が行われ、同期信号（ｃｌが出力される。
動作について説明する。まず、入力された映像信号はク
ランプ回路１においてバックポーチでクランプされ、Ａ
／Ｄ変換２において、デジタル信号に変換される。次に
、ＬＰＦ ３において帯域制限され、ノイズが除去され
る。そして、最小値検出回路５において、第６図のレベ
ルＡに示すように同期信号部分子ｂ）の最小値か検出さ
れ、同期分離回路４において、最小値（レベルＡ）とバ
ックポーチレベル（レベルＣ）の中間レベル（レベルＢ
）で同期分離が行われ、同期信号（ｃｌが出力される。
発明が解決しようとする課題
しかしなから上記のような構成では、入力された映像信
号の同期信号部分が標準信号より小さい時、たとえば、
Ａ／Ｄ＆換器２に入力される入力同期信号部分子ａｌ
が第３図を標準信号とすると、第４図は入力同期信号部
分（ａｔか約１／２となっている。
号の同期信号部分が標準信号より小さい時、たとえば、
Ａ／Ｄ＆換器２に入力される入力同期信号部分子ａｌ
が第３図を標準信号とすると、第４図は入力同期信号部
分（ａｔか約１／２となっている。
ただしＲｅｆ Ｈ，Ｒｅｆ Ｃ，Ｒｅｆ Ｌは第２図に
示すようにＡ／Ｄ変換器２の最大レベル、バックポーチ
レベル、最小レベルに対応する基準電圧である。第４図
のような信号か入力されると、同期信号か１／２と小さ
いため、その分解能か１／２に落でしまう。つまり、Ａ
／Ｄ変換器２をｎｂｉｔとすると、同期信号は標準信号
のとき映像信号全体の約１／４であるため等価均に（ｎ
−２）ｂｉｔとなるが、同期信号が１／２となると（ｎ
−３）ｂｉｔ となってしまい、同期性能を著しく劣
化することＫなるという問題を有していた。
示すようにＡ／Ｄ変換器２の最大レベル、バックポーチ
レベル、最小レベルに対応する基準電圧である。第４図
のような信号か入力されると、同期信号か１／２と小さ
いため、その分解能か１／２に落でしまう。つまり、Ａ
／Ｄ変換器２をｎｂｉｔとすると、同期信号は標準信号
のとき映像信号全体の約１／４であるため等価均に（ｎ
−２）ｂｉｔとなるが、同期信号が１／２となると（ｎ
−３）ｂｉｔ となってしまい、同期性能を著しく劣
化することＫなるという問題を有していた。
本発明は上記問題を解決するもので、同期信号部分が小
さくなっても、同期性能を劣化させることのない同期分
離装置を提供することを目的とするものである。
さくなっても、同期性能を劣化させることのない同期分
離装置を提供することを目的とするものである。
課題を解決するための手段
上記課題を解決するために本発明の同期分離装置は、最
小値（同期信号部分）をアナログ信号に変換するＤ／Ａ
変換器を設け、その出力にまってＡ／Ｄ変換器の基準電
圧のローレベルをコントロールするようにしたものであ
る。
小値（同期信号部分）をアナログ信号に変換するＤ／Ａ
変換器を設け、その出力にまってＡ／Ｄ変換器の基準電
圧のローレベルをコントロールするようにしたものであ
る。
作 用
上記した構成によって、入力信号の同期信号部分が小さ
いときも、Ａ／Ｄ変換器の基準電圧のローレベルをコン
トロールでき、分解能を一定に保つことができる。
いときも、Ａ／Ｄ変換器の基準電圧のローレベルをコン
トロールでき、分解能を一定に保つことができる。
実施例
以下本発明の一実施例の同期分離装置について、図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の一実施例における同期分離装置のブロ
ック図、第２図は並列比較型のＡ／Ｄ ｆ換器のブロッ
ク図を示す。第１図において、１はクランプ回路、２は
並列比較型のＡ／Ｄ変−換器、３はＬＰＦ、 ４は同期
分離回路、５は最小値検出回路であり、従来例のものと
同様の機能を有する。６はＤ／Ａ変換器であり、最小値
検出回路５で求められた最小値をアナログ信号に変換し
、その出力でＡ／Ｄｆ換器２の基準電圧をコントロール
する。
ック図、第２図は並列比較型のＡ／Ｄ ｆ換器のブロッ
ク図を示す。第１図において、１はクランプ回路、２は
並列比較型のＡ／Ｄ変−換器、３はＬＰＦ、 ４は同期
分離回路、５は最小値検出回路であり、従来例のものと
同様の機能を有する。６はＤ／Ａ変換器であり、最小値
検出回路５で求められた最小値をアナログ信号に変換し
、その出力でＡ／Ｄｆ換器２の基準電圧をコントロール
する。
第２図において、７は基準電圧を分圧する分圧抵抗、８
は前記分圧電圧とクランプ出力を比較する比較器、９は
比較器８出力をラッチするラッチ回路、１０はラッチ回
路９の出力を符号化するエンコーダである。
は前記分圧電圧とクランプ出力を比較する比較器、９は
比較器８出力をラッチするラッチ回路、１０はラッチ回
路９の出力を符号化するエンコーダである。
このように構成された同期分離装置について、以下図面
を参照しながらその動作を説明する。まず、入力された
映像信号はクランプ回路１においてバックポーチレベル
をＡ／Ｄ を換器２の基準電圧ＲｅｆＣとなるようにク
ランプされる。映像信号が標準信号のときは、同期信号
部分は約１７４であるので、たとえばｎｂｉｔのＡ／Ｄ
ｆ僕器を用いるとき、２ｎ個の抵抗７と（２°−１）個
の比較器８が必要であるか、ＲｅｆＣはＲｅｆＬから２
ｎ−２個目と２ｎ”＋１個目の抵抗の間の電圧とする。
を参照しながらその動作を説明する。まず、入力された
映像信号はクランプ回路１においてバックポーチレベル
をＡ／Ｄ を換器２の基準電圧ＲｅｆＣとなるようにク
ランプされる。映像信号が標準信号のときは、同期信号
部分は約１７４であるので、たとえばｎｂｉｔのＡ／Ｄ
ｆ僕器を用いるとき、２ｎ個の抵抗７と（２°−１）個
の比較器８が必要であるか、ＲｅｆＣはＲｅｆＬから２
ｎ−２個目と２ｎ”＋１個目の抵抗の間の電圧とする。
そして、Ａ／Ｄ ｆ換器２でデジタル信号に変換され、
ＬＰＦ３で帯域制限されノイズ成分が除去される。次に
、最小値検出回路５において最小値が検出され、その値
を用いて同期分離回路４において同期信号部分（ｂｌの
同期分離が行われ、同期信号（ｃｌとして出力される。
ＬＰＦ３で帯域制限されノイズ成分が除去される。次に
、最小値検出回路５において最小値が検出され、その値
を用いて同期分離回路４において同期信号部分（ｂｌの
同期分離が行われ、同期信号（ｃｌとして出力される。
また、Ｄ／Ａ変換器６において最小値検出回路５から求
められた最小値はアナログ信号に変換され、その出力で
Ａ／Ｄｆ換器２の基準電圧ＲｅｆＬをコントロールする
。つまり、最小値検出回路５で求められる最小値が第５
図に示すようにあるデジタル値に固定される方向に基準
電圧Ｒｅｆ Ｌをコントロールし、同期信号部分の分解
能を一定にすることができる。
められた最小値はアナログ信号に変換され、その出力で
Ａ／Ｄｆ換器２の基準電圧ＲｅｆＬをコントロールする
。つまり、最小値検出回路５で求められる最小値が第５
図に示すようにあるデジタル値に固定される方向に基準
電圧Ｒｅｆ Ｌをコントロールし、同期信号部分の分解
能を一定にすることができる。
発明の効果
以上のように本発明によれば、最小値をアナログ信号に
変換するＤ／Ａ変換器を設け、この出力でＡ／Ｄ変換器
の基準電圧のローレベルをコントロールすることにより
、同期信号が小さくなっても分解能を一定に保ち、同期
性能を劣化することなく同期分離することができる。
変換するＤ／Ａ変換器を設け、この出力でＡ／Ｄ変換器
の基準電圧のローレベルをコントロールすることにより
、同期信号が小さくなっても分解能を一定に保ち、同期
性能を劣化することなく同期分離することができる。
第１図は本発明の一実施例における同期分１ｌＩＩＩＩ
ｔ置のブロック図、第２図はＡ／Ｄ変換器のブロック図
、第３図〜第６図は該同期分離装置の動作を説明するた
めの波形図、第７図は従来の同期分離装置のブロック図
である。 １・・・クランプ回路、２・・・Ａ／Ｄ変換器、３・・
・ＬＰＦ。 ４・・何期分離回路、５・・・最小値検出回路、６・・
・Ｄ／Ａ変換器、７・・・抵抗、８・・・比較器、９・
・・ラッチ回路、１０−・・エンコーダ、Ｒｅｆ Ｈ，
Ｒｅｆ Ｃ，Ｒｅｆ Ｌ−基準電圧。
ｔ置のブロック図、第２図はＡ／Ｄ変換器のブロック図
、第３図〜第６図は該同期分離装置の動作を説明するた
めの波形図、第７図は従来の同期分離装置のブロック図
である。 １・・・クランプ回路、２・・・Ａ／Ｄ変換器、３・・
・ＬＰＦ。 ４・・何期分離回路、５・・・最小値検出回路、６・・
・Ｄ／Ａ変換器、７・・・抵抗、８・・・比較器、９・
・・ラッチ回路、１０−・・エンコーダ、Ｒｅｆ Ｈ，
Ｒｅｆ Ｃ，Ｒｅｆ Ｌ−基準電圧。
Claims (1)
- １、映像信号をクランプするクランプ回路と、前記クラ
ンプ回路の出力をデジタル信号に変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器の帯域制限を行うＬＰＦと、前記
ＬＰＦの出力から最小値を検出する最小値検出回路と、
前記最小値検出回路の出力を用いて前記ＬＰＦの出力か
ら同期信号の同期分離を行う同期分離回路と、前記最小
値検出回路の出力をアナログに変換し、前記Ａ／Ｄ変換
器の基準電圧のローレベルをコントロールするＤ／Ａ変
換器とを備えた同期分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138076A JPH0435367A (ja) | 1990-05-28 | 1990-05-28 | 同期分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138076A JPH0435367A (ja) | 1990-05-28 | 1990-05-28 | 同期分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435367A true JPH0435367A (ja) | 1992-02-06 |
Family
ID=15213401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2138076A Pending JPH0435367A (ja) | 1990-05-28 | 1990-05-28 | 同期分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435367A (ja) |
-
1990
- 1990-05-28 JP JP2138076A patent/JPH0435367A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095259A (en) | Video signal converting system having quantization noise reduction | |
| JPS60113586A (ja) | クランプ装置 | |
| JPH0435367A (ja) | 同期分離装置 | |
| US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH0335666A (ja) | 映像信号クランプ回路 | |
| JPS59143420A (ja) | 分解能拡大装置 | |
| JP3278867B2 (ja) | 垂直同期分離回路 | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JPH0533584B2 (ja) | ||
| JPS60245383A (ja) | デ−タ信号の分離回路 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JPH0322763A (ja) | クランプ回路 | |
| JPS6451587A (en) | Vehicle discriminator | |
| JPS62104382A (ja) | クランプ回路 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPH10336483A (ja) | 同期信号位置検出装置 | |
| JPS6323486A (ja) | 映像信号処理装置 | |
| JPS6178221A (ja) | クランプ回路 | |
| JPH05336402A (ja) | 信号処理回路 | |
| JPS59193619A (ja) | 画像処理回路 | |
| JPS61208385A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH08251446A (ja) | 映像信号のクランプ回路 | |
| JPH0622173A (ja) | クランプ回路 |