JPH04353921A - 電子ディスクサブシステム - Google Patents
電子ディスクサブシステムInfo
- Publication number
- JPH04353921A JPH04353921A JP3128034A JP12803491A JPH04353921A JP H04353921 A JPH04353921 A JP H04353921A JP 3128034 A JP3128034 A JP 3128034A JP 12803491 A JP12803491 A JP 12803491A JP H04353921 A JPH04353921 A JP H04353921A
- Authority
- JP
- Japan
- Prior art keywords
- electronic disk
- memory
- data
- disk device
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000009977 dual effect Effects 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に使用す
る電子ディスク装置に関し、特に二重書構成を電子ディ
スクサブシステムに関する。
る電子ディスク装置に関し、特に二重書構成を電子ディ
スクサブシステムに関する。
【０００２】
【従来の技術】従来のこの種の電子ディスクサブシステ
ムは、メモリの読出し時に訂正不能な誤りが発生した場
合、同一アドレスの読出しを繰り返しても訂正不能誤り
を検出すれば、訂正不能誤りの発生した電子ディスク装
置の運用を停止して、他方の正常な電子ディスク装置の
みで運用していた。
ムは、メモリの読出し時に訂正不能な誤りが発生した場
合、同一アドレスの読出しを繰り返しても訂正不能誤り
を検出すれば、訂正不能誤りの発生した電子ディスク装
置の運用を停止して、他方の正常な電子ディスク装置の
みで運用していた。
【０００３】
【発明が解決しようとする課題】上述した従来の電子デ
ィスクサブシステムでは、メモリのソフトエラー等によ
って発生した訂正不能誤りでも、訂正不能誤りの発生し
た電子ディスク装置の運用を停止して他方の正常な電子
ディスク装置のみで運用を継続していたため、必ず保守
員が介入をしなければ二重書での運用を再開できないと
いう問題点があった。
ィスクサブシステムでは、メモリのソフトエラー等によ
って発生した訂正不能誤りでも、訂正不能誤りの発生し
た電子ディスク装置の運用を停止して他方の正常な電子
ディスク装置のみで運用を継続していたため、必ず保守
員が介入をしなければ二重書での運用を再開できないと
いう問題点があった。
【０００４】
【課題を解決するための手段】本発明の装置は、２台の
電子ディスク装置で同一のデータを保持する二重書構成
の電子ディスク装置と、該電子ディスク装置を制御する
電子ディスク処理装置を含む電子ディスクサブシステム
において、各々の電子ディスク装置内にメモリ回路と、
前記メモリ回路のメモリアドレスの生成及び読出し書込
みの制御を行うメモリ制御回路と、前記メモリ回路のデ
ータ読出し時に訂正不能なデータの誤りの有無を検出す
る訂正不能誤りデータのアドレスを保持するアドレス保
持回路を有し、一方の電子ディスク装置の前記訂正不能
誤り検出回路で訂正不能誤りを検出した場合、前記電子
ディスク処理装置は、他方の正常な電子ディスク装置か
ら正しいデータを読み取り、前記訂正不能誤りを検出し
た検出ディスク装置のメモリ回路に複写することを特徴
とする。
電子ディスク装置で同一のデータを保持する二重書構成
の電子ディスク装置と、該電子ディスク装置を制御する
電子ディスク処理装置を含む電子ディスクサブシステム
において、各々の電子ディスク装置内にメモリ回路と、
前記メモリ回路のメモリアドレスの生成及び読出し書込
みの制御を行うメモリ制御回路と、前記メモリ回路のデ
ータ読出し時に訂正不能なデータの誤りの有無を検出す
る訂正不能誤りデータのアドレスを保持するアドレス保
持回路を有し、一方の電子ディスク装置の前記訂正不能
誤り検出回路で訂正不能誤りを検出した場合、前記電子
ディスク処理装置は、他方の正常な電子ディスク装置か
ら正しいデータを読み取り、前記訂正不能誤りを検出し
た検出ディスク装置のメモリ回路に複写することを特徴
とする。
【０００５】
【実施例】次に本発明に関して図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例のブロック図であ
る。この実施例は、メモリ回路１１を含む電子ディスク
処理装置１０と、同一のデータを保持する二重書構成の
電子ディスク装置２０及び３０がインタフェース信号群
４０でディジィチェイン接続されている。
る。この実施例は、メモリ回路１１を含む電子ディスク
処理装置１０と、同一のデータを保持する二重書構成の
電子ディスク装置２０及び３０がインタフェース信号群
４０でディジィチェイン接続されている。
【０００７】電子ディスク装置２０，３０はそれぞれの
データを格納するメモリ回路２１及び３１と、それぞれ
のメモリ回路２１及び３１の読出し書込みの制御を行う
メモリ制御回路２２及び３２と、それぞれのメモリ読出
し動作時において不正不能誤りを検出するための訂正不
能誤り検出回路２２及び３３と、それぞれの訂正不能誤
り検出回路により検出された訂正不能誤りデータのアド
レスを保持するアドレス保持回路２４及び３４を有する
。
データを格納するメモリ回路２１及び３１と、それぞれ
のメモリ回路２１及び３１の読出し書込みの制御を行う
メモリ制御回路２２及び３２と、それぞれのメモリ読出
し動作時において不正不能誤りを検出するための訂正不
能誤り検出回路２２及び３３と、それぞれの訂正不能誤
り検出回路により検出された訂正不能誤りデータのアド
レスを保持するアドレス保持回路２４及び３４を有する
。
【０００８】次に、この実施例の動作を説明する。
【０００９】電子ディスク装置１０から読出しコマンド
を受け取った電子ディスク装置２０及び３０は、読出す
データのアドレスをそれぞれのメモリ制御回路２２及３
２に送る。メモリ制御回路２２及び３２はそれぞれメモ
リ回路２１及び３１のデータを読出すとともに、アドレ
スをそれぞれのアドレス保持回路２４及び３４に送る。
を受け取った電子ディスク装置２０及び３０は、読出す
データのアドレスをそれぞれのメモリ制御回路２２及３
２に送る。メモリ制御回路２２及び３２はそれぞれメモ
リ回路２１及び３１のデータを読出すとともに、アドレ
スをそれぞれのアドレス保持回路２４及び３４に送る。
【００１０】メモリ回路２１及び３１から読出されたデ
ータは、それぞれ訂正不能誤り検出回路２３及び３３に
送られると同時に通常はメモリ回路２１から読出された
データが、電子ディスク処理装置１０内のメモリ回路１
１に書込まれる。
ータは、それぞれ訂正不能誤り検出回路２３及び３３に
送られると同時に通常はメモリ回路２１から読出された
データが、電子ディスク処理装置１０内のメモリ回路１
１に書込まれる。
【００１１】ここで、訂正不能誤り検出回路２３におい
て訂正不能誤りが検出されたとする。訂正不能誤り検出
回路２３は、訂正不能誤り信号をアドレス保持回路２４
及び電子ディスク処理装置１０に送る。訂正不能誤り信
号を受け取ると、アドレス保持回路２４はメモリ制御回
路２２から送られたアドレスを保持する。
て訂正不能誤りが検出されたとする。訂正不能誤り検出
回路２３は、訂正不能誤り信号をアドレス保持回路２４
及び電子ディスク処理装置１０に送る。訂正不能誤り信
号を受け取ると、アドレス保持回路２４はメモリ制御回
路２２から送られたアドレスを保持する。
【００１２】一方、電子ディスク処理装置１０は、電子
ディスク装置２０のアドレス保持回路２４に保持された
エラーアドレスを読出した後、そのアドレスの読出しコ
マンドを正常な電子ディスク装置３０に対してのみ発行
する。
ディスク装置２０のアドレス保持回路２４に保持された
エラーアドレスを読出した後、そのアドレスの読出しコ
マンドを正常な電子ディスク装置３０に対してのみ発行
する。
【００１３】正常な電子ディスク装置３０から読出され
たデータは、電子ディスク処理装置１０のメモリ回路１
１に書込まれると同時に訂正不能誤り検出回路３３の転
送されデータの正当性がチェックされる。訂正不能誤り
信号が発行されなければ、電子ディスク処理装置１０は
メモリ書込みコマンドとともにメモリ回路１１に書込ま
れた正しいデータを電子ディスク装置２０に転送する。
たデータは、電子ディスク処理装置１０のメモリ回路１
１に書込まれると同時に訂正不能誤り検出回路３３の転
送されデータの正当性がチェックされる。訂正不能誤り
信号が発行されなければ、電子ディスク処理装置１０は
メモリ書込みコマンドとともにメモリ回路１１に書込ま
れた正しいデータを電子ディスク装置２０に転送する。
【００１４】コマンドを受け取ったメモリ制御回路２２
は、アドレス保持回路２４に保持されたアドレスを用い
て、メモリ回路２１に電子ディスク処理装置１０から送
られたデータを書込む事により正しいデータが複写され
る。
は、アドレス保持回路２４に保持されたアドレスを用い
て、メモリ回路２１に電子ディスク処理装置１０から送
られたデータを書込む事により正しいデータが複写され
る。
【００１５】その後、電子ディスク処理装置１０は、電
子ディスク装置２０から再度同一アドレスのデータ読出
しを行い、訂正不能誤り信号を受け取った場合には電子
ディスク装置２０を切り放し、電子ディスク装置３０の
みで運用を継続する。
子ディスク装置２０から再度同一アドレスのデータ読出
しを行い、訂正不能誤り信号を受け取った場合には電子
ディスク装置２０を切り放し、電子ディスク装置３０の
みで運用を継続する。
【００１６】
【発明の効果】以上説明したように本発明は、メモリ読
出し動作時において訂正不能誤りが検出された場合、正
常な電子ディスク装置の正しいデータを読み取って複写
を行うため、メモリの固定障害による訂正不能誤りでな
ければ、訂正不能誤りを検出した電子ディスク装置の運
用を停止する事なく、また保守員の介在なくデータの復
旧が行えるという効果を有する。
出し動作時において訂正不能誤りが検出された場合、正
常な電子ディスク装置の正しいデータを読み取って複写
を行うため、メモリの固定障害による訂正不能誤りでな
ければ、訂正不能誤りを検出した電子ディスク装置の運
用を停止する事なく、また保守員の介在なくデータの復
旧が行えるという効果を有する。
【図１】本発明の一実施例をブロック図である。
１０ 電子ディスク処理装置
１１ メモリ回路
２０，３０ 電子ディスク装置
２１，３１ メモリ回路
２２，３２ メモリ制御回路
２３，３３ 訂正不能誤り検出回路２４，３４
アドレス保持回路
アドレス保持回路
Claims (1)
- 【請求項１】 ２台の電子ディスク装置で同一のデー
タを保持する二重書構成の電子ディスク装置と、該電子
ディスク装置を制御する電子ディスク処理装置を含む電
子ディスクサブシステムにおいて、各々の電子ディスク
装置内にメモリ回路と、前記メモリ回路のメモリアドレ
スの生成及び読出し書込みの制御を行うメモリ制御回路
と、前記メモリ回路のデータ読出し時に訂正不能なデー
タの誤りの有無を検出する訂正不能誤りデータのアドレ
スを保持するアドレス保持回路を有し、一方の電子ディ
スク装置の前記訂正不能誤り検出回路で訂正不能誤りを
検出した場合、前記電子ディスク処理装置は、他方の正
常な電子ディスク装置から正しいデータを読み取り、前
記訂正不能誤りを検出した検出ディスク装置のメモリ回
路に複写することを特徴とする電子ディスクサブシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128034A JPH04353921A (ja) | 1991-05-31 | 1991-05-31 | 電子ディスクサブシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128034A JPH04353921A (ja) | 1991-05-31 | 1991-05-31 | 電子ディスクサブシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04353921A true JPH04353921A (ja) | 1992-12-08 |
Family
ID=14974885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3128034A Pending JPH04353921A (ja) | 1991-05-31 | 1991-05-31 | 電子ディスクサブシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04353921A (ja) |
-
1991
- 1991-05-31 JP JP3128034A patent/JPH04353921A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603406A (en) | Power backed-up dual memory system | |
| JPH04338849A (ja) | 記憶エラー訂正方法及び過剰エラー状態を報告する方法 | |
| JPH04239355A (ja) | 電子ディスク装置 | |
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| US20030221058A1 (en) | Mirrored computer memory on single bus | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPH0588992A (ja) | メモリ制御方式 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPH04168670A (ja) | 磁気ディスク障害処理方式 | |
| JPH0327432A (ja) | 電子ディスク装置 | |
| JPS613258A (ja) | 補助記憶装置のデ−タ保護システム | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPH02238539A (ja) | メモリ制御方式 | |
| JPH0731639B2 (ja) | 磁気デイスク制御装置 | |
| JPH0646505B2 (ja) | 磁気バブルメモリシステム | |
| JP3071846B2 (ja) | パリティーエラー検出方法及びパリティーエラー検出回路 | |
| JPS63231634A (ja) | 情報処理装置 | |
| JPS61253564A (ja) | 記憶装置 | |
| JPH04241016A (ja) | ミラードディスク装置 | |
| JPS5953949A (ja) | パトロ−ル方式 | |
| JPH0312756A (ja) | 電子ディスク装置 | |
| JPH1050004A (ja) | 磁気ディスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |