JPH04354011A - 電源開閉制御装置 - Google Patents
電源開閉制御装置Info
- Publication number
- JPH04354011A JPH04354011A JP3129381A JP12938191A JPH04354011A JP H04354011 A JPH04354011 A JP H04354011A JP 3129381 A JP3129381 A JP 3129381A JP 12938191 A JP12938191 A JP 12938191A JP H04354011 A JPH04354011 A JP H04354011A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- turned
- switch circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006378 damage Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、電源開閉制御装置に
関するものであり、特に、ワードプロセッサやパーソナ
ルコンピュータの電源開閉制御装置に関するものである
。
関するものであり、特に、ワードプロセッサやパーソナ
ルコンピュータの電源開閉制御装置に関するものである
。
【0002】
【従来の技術】従来、パーソナルコンピュータやワード
プロセッサにおいては、フロッピーディスク等の記録媒
体へデータを書込み中に電源を切断すると、書込みエラ
ーを生じるとともに、既に記録されたデータが破壊され
ることがある。従って、データの読書き中は、電源スイ
ッチの入力操作を禁示する旨の取扱い指示がなされてい
る。
プロセッサにおいては、フロッピーディスク等の記録媒
体へデータを書込み中に電源を切断すると、書込みエラ
ーを生じるとともに、既に記録されたデータが破壊され
ることがある。従って、データの読書き中は、電源スイ
ッチの入力操作を禁示する旨の取扱い指示がなされてい
る。
【0003】
【考案が解決しようとする課題】前述した取扱い指示に
も拘わらず、データの読書き中に電源スイッチを誤操作
して電源をオフすればデータ破壊事故が発生する。そこ
で、此種の不慮の事故を防止するために解決すべき技術
的課題が生じてくるのであり、この発明は該課題を解決
することを目的とする。
も拘わらず、データの読書き中に電源スイッチを誤操作
して電源をオフすればデータ破壊事故が発生する。そこ
で、此種の不慮の事故を防止するために解決すべき技術
的課題が生じてくるのであり、この発明は該課題を解決
することを目的とする。
【0004】
【課題を解決するための手段】この発明は、上記目的を
達成するために提案するものであり、電源ライン4に挿
入したスイッチ回路6と、該スイッチ回路6の制御端子
18へ接続した単安定回路8と、該単安定回路8への電
源をオン/オフする手動スイッチ7とからなり、前記手
動スイッチ7の開閉信号を中央処理装置2の開閉信号の
入力ポート22へ接続するとともに、前記中央処理装置
2の電源開閉制御信号の出力ポート24を前記スイッチ
回路6の制御端子18へ並列接続した電源開閉装置1で
あって、前記単安定回路8の信号によって前記スイッチ
回路6をオンし、前記中央処理装置2の電源遮断信号に
よって前記スイッチ回路6をオフする電源開閉制御装置
を提供するものである。
達成するために提案するものであり、電源ライン4に挿
入したスイッチ回路6と、該スイッチ回路6の制御端子
18へ接続した単安定回路8と、該単安定回路8への電
源をオン/オフする手動スイッチ7とからなり、前記手
動スイッチ7の開閉信号を中央処理装置2の開閉信号の
入力ポート22へ接続するとともに、前記中央処理装置
2の電源開閉制御信号の出力ポート24を前記スイッチ
回路6の制御端子18へ並列接続した電源開閉装置1で
あって、前記単安定回路8の信号によって前記スイッチ
回路6をオンし、前記中央処理装置2の電源遮断信号に
よって前記スイッチ回路6をオフする電源開閉制御装置
を提供するものである。
【0005】
【作用】手動スイッチを閉じると単安定回路が一定時間
オンになり、電源ラインのスイッチ回路をオンにして中
央処理装置が起動する。起動した中央処理装置の出力ポ
ートから前記スイッチ回路の制御端子へオン信号が出力
される。単安定回路がオフに戻った後も前記出力ポート
からのオン信号によってスイッチ回路はオンを継続し、
機器へ電源が供給される。
オンになり、電源ラインのスイッチ回路をオンにして中
央処理装置が起動する。起動した中央処理装置の出力ポ
ートから前記スイッチ回路の制御端子へオン信号が出力
される。単安定回路がオフに戻った後も前記出力ポート
からのオン信号によってスイッチ回路はオンを継続し、
機器へ電源が供給される。
【0006】手動スイッチの開閉は入力ポートから中央
処理装置へ読込まれ、手動スイッチをオフにすると、中
央処理装置は電源切断処理プログラムに従い、現在実行
中の処理を終了後に出力ポートからオフ信号を出力し、
スイッチ回路をオフにして供給電源を遮断する。
処理装置へ読込まれ、手動スイッチをオフにすると、中
央処理装置は電源切断処理プログラムに従い、現在実行
中の処理を終了後に出力ポートからオフ信号を出力し、
スイッチ回路をオフにして供給電源を遮断する。
【0007】
【実施例】以下、この発明の一実施例を図面に従って詳
述する。図1はフロッピーディスク等の磁気記録媒体を
使用するワードプロセッサの直流電源部に電源開閉制御
装置1を設けた例を示し、中央処理装置(以下CPUと
いう)2を含めた機器全体へ電源を供給する3端子定電
圧レギュレータ3の入力電源ラインに、PNP形トラン
ジスタ5による第1のスイッチ回路6を挿入してある。 該スイッチ回路6の前段で分岐した入力電源は、手動ス
イッチ7を介して単安定回路8と第2のスイッチ回路9
の制御端子10とへ接続される。単安定回路8はコンデ
ンサ11、抵抗器12、ダイオード13によって構成し
た微分器14と、第3のスイッチ回路15とからなり、
前記微分器14の時定数は、後述するCPU2の起動に
十分な時間として数秒程度を設定しておく。第3のスイ
ッチ回路15のNPN形トランジスタ16のコレクタ1
7は、第1のスイッチ回路6の制御端子18へ接続する
。
述する。図1はフロッピーディスク等の磁気記録媒体を
使用するワードプロセッサの直流電源部に電源開閉制御
装置1を設けた例を示し、中央処理装置(以下CPUと
いう)2を含めた機器全体へ電源を供給する3端子定電
圧レギュレータ3の入力電源ラインに、PNP形トラン
ジスタ5による第1のスイッチ回路6を挿入してある。 該スイッチ回路6の前段で分岐した入力電源は、手動ス
イッチ7を介して単安定回路8と第2のスイッチ回路9
の制御端子10とへ接続される。単安定回路8はコンデ
ンサ11、抵抗器12、ダイオード13によって構成し
た微分器14と、第3のスイッチ回路15とからなり、
前記微分器14の時定数は、後述するCPU2の起動に
十分な時間として数秒程度を設定しておく。第3のスイ
ッチ回路15のNPN形トランジスタ16のコレクタ1
7は、第1のスイッチ回路6の制御端子18へ接続する
。
【0008】第2のスイッチ回路9のNPN形トランジ
スタ19は、コレクタ20を電源21とCPU2の開閉
信号の入力ポート22とに接続し、エミッタ23は接地
されている。CPU2の電源開閉信号の出力ポート24
は、第4のスイッチ回路25の制御端子26へ接続し、
NPN形トランジスタ27のコレクタ28を、第1のス
イッチ回路6の制御端子18へ第3のスイッチ回路15
と並列に接続している。前記CPU2は、電源投入後に
電源開閉制御端子である出力ポート24からHi信号を
出力し、入力ポート22の入力信号レベルがLoとなっ
たときは、電源投入/切断処理プログラムにより現在実
行中のデータ処理を終了した後に、出力ポート24の出
力レベルをLoにするようにシステム制御される。
スタ19は、コレクタ20を電源21とCPU2の開閉
信号の入力ポート22とに接続し、エミッタ23は接地
されている。CPU2の電源開閉信号の出力ポート24
は、第4のスイッチ回路25の制御端子26へ接続し、
NPN形トランジスタ27のコレクタ28を、第1のス
イッチ回路6の制御端子18へ第3のスイッチ回路15
と並列に接続している。前記CPU2は、電源投入後に
電源開閉制御端子である出力ポート24からHi信号を
出力し、入力ポート22の入力信号レベルがLoとなっ
たときは、電源投入/切断処理プログラムにより現在実
行中のデータ処理を終了した後に、出力ポート24の出
力レベルをLoにするようにシステム制御される。
【0009】次に、当該電源開閉制御装置1の動作を図
1及び図2に従って説明する。先ず、手動スイッチ7が
オフのときは、第1のスイッチ回路6の制御端子18へ
通電されず、図1中A,B,C,Dに於ける電圧はLo
である。又、AがLoであるから第2のスイッチ回路9
はオフであり、電源21から入力ポート22へEに示す
電圧Hiが入力されている。
1及び図2に従って説明する。先ず、手動スイッチ7が
オフのときは、第1のスイッチ回路6の制御端子18へ
通電されず、図1中A,B,C,Dに於ける電圧はLo
である。又、AがLoであるから第2のスイッチ回路9
はオフであり、電源21から入力ポート22へEに示す
電圧Hiが入力されている。
【0010】次に、図2に示す時刻t1 の時点で手動
スイッチ7を閉じると、第2のスイッチ回路9がオンし
て電源21からグラウンド29へ電流が流れ、入力ポー
ト22の入力レベルEはLoになる。これと同時に、単
安定回路8の微分器14の微分出力によって第3のスイ
ッチ回路15がオンし、コレクタ17に接続した第1の
スイッチ回路6をオンさせる。これにより定電圧レギュ
レータ3が動作してCPU2を含むシステム全体へ電源
を供給し、CPU2が起動する。起動したCPU2の出
力ポートからはDに示す電圧Hiが出力され、第4のス
イッチ回路25をオンする。単安定回路8は、その時定
数により一定時間後に出力BをLoへ立下げるが、この
とき、既に第4のスイッチ回路25がオンしているので
、第1のスイッチ回路6はオンを継続する。
スイッチ7を閉じると、第2のスイッチ回路9がオンし
て電源21からグラウンド29へ電流が流れ、入力ポー
ト22の入力レベルEはLoになる。これと同時に、単
安定回路8の微分器14の微分出力によって第3のスイ
ッチ回路15がオンし、コレクタ17に接続した第1の
スイッチ回路6をオンさせる。これにより定電圧レギュ
レータ3が動作してCPU2を含むシステム全体へ電源
を供給し、CPU2が起動する。起動したCPU2の出
力ポートからはDに示す電圧Hiが出力され、第4のス
イッチ回路25をオンする。単安定回路8は、その時定
数により一定時間後に出力BをLoへ立下げるが、この
とき、既に第4のスイッチ回路25がオンしているので
、第1のスイッチ回路6はオンを継続する。
【0011】次に、供給している電源を遮断する場合は
、手動スイッチ7をオフにすると、Aの電位は図2中t
2 に示すようにオフとなり、第2のスイッチ回路9が
オフし、EがHiに立上がる。CPU2は入力ポート2
2からこれを読込み、電源切断処理プログラムに従って
、フロッピーディスク等の記録媒体の読書き動作を終了
後(t3 )に出力ポート24の出力をLoへ立下げる
。よって第1のスイッチ回路6はオフとなり、定電圧レ
ギュレータ3への供給電源Cが遮断され、機器への給電
を停止する。このように、記録媒体へ書込み動作中に電
源が切断されることはなく、書込み中の内容及び記録さ
れている内容の破壊が防止される。
、手動スイッチ7をオフにすると、Aの電位は図2中t
2 に示すようにオフとなり、第2のスイッチ回路9が
オフし、EがHiに立上がる。CPU2は入力ポート2
2からこれを読込み、電源切断処理プログラムに従って
、フロッピーディスク等の記録媒体の読書き動作を終了
後(t3 )に出力ポート24の出力をLoへ立下げる
。よって第1のスイッチ回路6はオフとなり、定電圧レ
ギュレータ3への供給電源Cが遮断され、機器への給電
を停止する。このように、記録媒体へ書込み動作中に電
源が切断されることはなく、書込み中の内容及び記録さ
れている内容の破壊が防止される。
【0012】一方、図2中鎖線で示すように、手動スイ
ッチ7がオンでAがHiであり、入力ポート22の読込
み信号EがLoの状態であっても、キーボード等への入
力操作が行われない状態が一定時間継続すると、CPU
2はシステム制御によって出力ポート24の出力DをL
oとして第1のスイッチ回路6をオフし、電源を切断す
る。従って、電池を電源とした場合に、手動スイッチを
オンしたまま放置して電池を消耗させる事故を防止でき
る。
ッチ7がオンでAがHiであり、入力ポート22の読込
み信号EがLoの状態であっても、キーボード等への入
力操作が行われない状態が一定時間継続すると、CPU
2はシステム制御によって出力ポート24の出力DをL
oとして第1のスイッチ回路6をオフし、電源を切断す
る。従って、電池を電源とした場合に、手動スイッチを
オンしたまま放置して電池を消耗させる事故を防止でき
る。
【0013】又、CPU2は、電源電圧を常時監視して
おり、電源電池の消耗等によって電圧が機器の正常動作
レベル以下に降下した場合は、前述した入力操作が行わ
れない場合と同様に、出力ポート24の出力DをLoと
して電源を切断する。これにより、CPU2の暴走や機
器の誤動作が防止される。尚、この発明は上記一実施例
に限定されず、第1乃至第4のスイッチ回路6,9,1
5,25は、FETによるスイッチ回路やリレー等の電
器スイッチに置換えてもよい。そして、この発明がそれ
らの改変されたものに及ぶことは当然である。
おり、電源電池の消耗等によって電圧が機器の正常動作
レベル以下に降下した場合は、前述した入力操作が行わ
れない場合と同様に、出力ポート24の出力DをLoと
して電源を切断する。これにより、CPU2の暴走や機
器の誤動作が防止される。尚、この発明は上記一実施例
に限定されず、第1乃至第4のスイッチ回路6,9,1
5,25は、FETによるスイッチ回路やリレー等の電
器スイッチに置換えてもよい。そして、この発明がそれ
らの改変されたものに及ぶことは当然である。
【0014】
【発明の効果】この発明は、上記一実施例に於て詳述し
たように構成したので、フロッピーディスクやRAMカ
ード等の記録媒体へ読書き中に、誤って手動スイッチを
オフしても電源は遮断されず、読書き処理を終了後に遮
断する。従って、読込み中のデータや記録されている内
容の破壊が防止され、安全性を確保できる。
たように構成したので、フロッピーディスクやRAMカ
ード等の記録媒体へ読書き中に、誤って手動スイッチを
オフしても電源は遮断されず、読書き処理を終了後に遮
断する。従って、読込み中のデータや記録されている内
容の破壊が防止され、安全性を確保できる。
【図1】電源開閉制御装置の回路図。
【図2】電源開閉制御装置の各部のタイミングチャート
。
。
1 電源開閉制御装置2
中央処理装置 4 入力電源ライン6
スイッチ回路 7 手動スイッチ 8 単安定回路 18 制御端子 22 入力ポート 24 出力ポート
中央処理装置 4 入力電源ライン6
スイッチ回路 7 手動スイッチ 8 単安定回路 18 制御端子 22 入力ポート 24 出力ポート
Claims (1)
- 【請求項1】 電源ライン4に挿入したスイッチ回路
6と、該スイッチ回路6の制御端子18へ接続した単安
定回路8と、該単安定回路8への電源をオン/オフする
手動スイッチ7とからなり、前記手動スイッチ7の開閉
信号を中央処理装置2の開閉信号の入力ポート22へ接
続するとともに、前記中央処理装置2の電源開閉制御信
号の出力ポート24を前記スイッチ回路6の制御端子1
8へ並列接続した電源開閉装置1であって、前記単安定
回路8の信号によって前記スイッチ回路6をオンし、前
記中央処理装置2の電源遮断信号によって前記スイッチ
回路6をオフする電源開閉制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3129381A JPH081578B2 (ja) | 1991-05-31 | 1991-05-31 | 電源開閉制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3129381A JPH081578B2 (ja) | 1991-05-31 | 1991-05-31 | 電源開閉制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04354011A true JPH04354011A (ja) | 1992-12-08 |
| JPH081578B2 JPH081578B2 (ja) | 1996-01-10 |
Family
ID=15008176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3129381A Expired - Lifetime JPH081578B2 (ja) | 1991-05-31 | 1991-05-31 | 電源開閉制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081578B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11155240A (ja) * | 1997-11-21 | 1999-06-08 | Shizuoka Seiki Co Ltd | バッテリー自動切り離し回路 |
| JP2006042024A (ja) * | 2004-07-28 | 2006-02-09 | Hitachi Kokusai Denki Engineering:Kk | 携帯無線機用電源制御回路 |
| JP2012070546A (ja) * | 2010-09-24 | 2012-04-05 | Yamaha Corp | 電子装置 |
| CN109421393A (zh) * | 2017-08-24 | 2019-03-05 | 佳能株式会社 | 打印装置及打印装置的控制方法 |
| JP2022551284A (ja) * | 2019-10-04 | 2022-12-08 | エルジー イノテック カンパニー リミテッド | Nandフラッシュメモリ素子の制御装置及びその制御方法 |
-
1991
- 1991-05-31 JP JP3129381A patent/JPH081578B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11155240A (ja) * | 1997-11-21 | 1999-06-08 | Shizuoka Seiki Co Ltd | バッテリー自動切り離し回路 |
| JP2006042024A (ja) * | 2004-07-28 | 2006-02-09 | Hitachi Kokusai Denki Engineering:Kk | 携帯無線機用電源制御回路 |
| JP2012070546A (ja) * | 2010-09-24 | 2012-04-05 | Yamaha Corp | 電子装置 |
| CN109421393A (zh) * | 2017-08-24 | 2019-03-05 | 佳能株式会社 | 打印装置及打印装置的控制方法 |
| EP3450189A1 (en) * | 2017-08-24 | 2019-03-06 | Canon Kabushiki Kaisha | Printing apparatus and control method of printing apparatus |
| US10423208B2 (en) | 2017-08-24 | 2019-09-24 | Canon Kabushiki Kaisha | Printing apparatus and control method of printing apparatus |
| JP2022551284A (ja) * | 2019-10-04 | 2022-12-08 | エルジー イノテック カンパニー リミテッド | Nandフラッシュメモリ素子の制御装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH081578B2 (ja) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6395814A (ja) | 動作停止及び復帰回路装置 | |
| JPH04354011A (ja) | 電源開閉制御装置 | |
| US6314528B1 (en) | Computer for terminating power without the loss of data and a method thereof | |
| JPS6217299B2 (ja) | ||
| KR100219680B1 (ko) | 슬립 모드 실행/해제 장치 | |
| JPS6271685A (ja) | 印字装置 | |
| JPH01298420A (ja) | 情報処理装置のパワーオフ方式 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| JP2559639Y2 (ja) | 電源供給制御装置 | |
| JPH0441381Y2 (ja) | ||
| JPS632919Y2 (ja) | ||
| JPS611230A (ja) | 無停電電源装置 | |
| JPS613220A (ja) | 電源制御装置 | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JPS61107048U (ja) | ||
| JPS5827219A (ja) | 給電装置 | |
| JPH01234915A (ja) | 情報処理システム | |
| JPS62129904A (ja) | 磁気記録再生装置の電源制御装置 | |
| JPH02128260A (ja) | 電源オン/オフ時のメモリデータチェック方式 | |
| JPH04162115A (ja) | 情報処理装置 | |
| JPH0223436A (ja) | ダンプ起動方式 | |
| JPS63291188A (ja) | Icカ−ドのリ−ダ・ライタ | |
| JPH04336612A (ja) | 電源遮断時のデータ保護方式 | |
| JPH06225452A (ja) | 電源供給装置 | |
| JPS62270095A (ja) | Icカ−ドリ−ダ/ライタ |