JPH04357726A - フォーマット変換時のマスクパターン挿入方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のチャンネルを多重
したデータフォーマットから有効チャンネルのみを抜き
出し、空きとなったチャンネルにマスクパターンを挿入
する方式に関する。

【０００２】例えば、ディジタル伝送システムにおいて
は、伝送路の伝送速度が決まると、そこに収容可能なチ
ャンネル数Ｎはおのずから決まってしまう。そこで、実
際に使用するチャンネル数ｎが、ｎ＜Ｎの関係にある時
は、データの伝送を行わない無効チャンネルができてし
まう。

【０００３】図４は無効チャンネルの入れ換えを説明す
る図である。ここで■は入力データを示し、タイムスロ
ットＴＳ１〜ＴＳ８によりチャンネル（以下ＣＨと称す
る）１〜ＣＨ８のデータが伝送されており、その中のＣ
Ｈ２およびＣＨ５が無効ＣＨであることを示す図である
。

【０００４】■は出力データを示す。ここでは、有効Ｃ
Ｈをフレームの前半に並べ、無効ＣＨは後半に並べ、こ
の無効ＣＨには装置あるいはシステムの誤動作を防ぐた
めのマスクパターンを挿入した状態を示す。

【０００５】かかる、マスクパターンの挿入を簡単な制
御で行うことのできるマスクパターン挿入方式が要求さ
れている。

【０００６】

【従来の技術】図５は従来例を説明するブロック図を示
す。図中の１０はランダムアクセスメモリ（以下ＲＡＭ
と称する）であり、２１はマスク制御回路であり、３１
はライト制御回路であり、６１はセレクタ、７０はリー
ドアドレス発生回路である。

【０００７】図６は従来例のタイムチャートを示す。図
６のタイムチャート中の番号は図５の中の各点の信号を
示す。図６のタイムチャートにより、図５の従来例の動
作を説明する。

【０００８】■　　入力データを示す。ここでは、図４
で説明した例と同じく、ＣＨ１〜ＣＨ８のうち、ＣＨ２
およびＣＨ５が無効ＣＨとする。■　　ライト制御回路
３１の出力するライトアドレスを示す。ライト制御回路
３１には、ＣＨ２、５が無効ＣＨであることを示す有効
データ情報が入力されているので、そのＣＨではアドレ
スが歩進しないようにしている。

【０００９】また、ＣＨ２、５の無効ＣＨでは、ライト
イネーブル信号ＷＥは出力されないのでデータは書き込
まれない。■　　リードアドレス発生回路７０により発
生するリードアドレスである。

【００１０】■　　ＲＡＭ１０から読み出たデータを示
す。■のライトアドレス制御により、アドレス６、７に
は何も書き込まれていないので、読み出したデータはド
ントケア（図中ｄｃとして示す）である。

【００１１】■　　無効ＣＨに挿入するマスクパターン
を示す。■　　リードアドレスの６、７にマスクパター
ンを挿入するためのマスクセレクト信号である。

【００１２】■　　セレクタ６１からの出力データを示
す。図７は従来例のＲＡＭの動作を説明する図を示す。 これは、図６の動作をＲＡＭ１０を中心としてみたもの
である。

【００１３】すなわち、ＲＡＭ１０のアドレス０〜５に
は有効ＣＨ１、ＣＨ３、ＣＨ４、ＣＨ６、ＣＨ７、ＣＨ
８の順にデータが書き込まれ、アドレス６、７には何も
書き込まれない。読み出しは、リードアドレス発生回路
７０の発生するアドレスにしたがって、アドレス０〜７
のデータを順に読み出すが、アドレス６、７のデータは
ドントケアである。

【００１４】

【発明が解決しようとする課題】上述の従来例において
は、フォーマット変換前の有効ＣＨがどのタイムスロッ
トに収容されているかの有効データ情報より、フォーマ
ット変換後の無効ＣＨのタイムスロットを見つけだす制
御が煩雑であり、ライト制御回路３１では、有効ＣＨの
位置ではデータを書き込み、無効ＣＨの位置ではデータ
を書き込まないようライトイネーブル信号ＷＥの制御が
必要であり、それぞれ制御が複雑であり、回路規模が大
きくなる。

【００１５】本発明は、簡単な制御で且つ規模の小さい
回路でマスクパターンを挿入するマスクパターン挿入方
式を実現しようとする。

【００１６】

【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１０はデータを書き込
み、読み出すＲＡＭであり、２０は無効ＣＨに書き込む
マスクパターンを発生するマスク制御回路であり、３０
は有効ＣＨを書き込むＲＡＭ１０のアドレスを発生する
ライトアドレス発生回路である。

【００１７】また、４０はマスクパターンを書き込むＲ
ＡＭ１０のアドレスを発生するマスクアドレス発生回路
であり、５０はライトアドレス発生回路３０で発生した
アドレスと、マスクアドレス発生回路４０で発生したア
ドレスを多重する多重回路であり、６０は有効データ入
力時には入力データを選択し、無効データ入力時にはマ
スクパターンを選択するセレクタであり、７０はランダ
ムアクセスメモリ１０のデータを読み出すアドレスを発
生するリードアドレス発生回路であり、有効ＣＨと無効
ＣＨの位置を示す有効データ情報により、有効ＣＨ入力
時には、ライトアドレス発生回路３０の発生するアドレ
スにしたがってデータを書き込み、無効ＣＨ入力時には
、マスクアドレス発生回路４０の発生するアドレスにし
たがってマスクパターンを書き込み、リードアドレス発
生回路７０の出力するアドレスにしたがって、ランダム
アクセスメモリ１０からデータを読み出すことにより、
フォーマット変換とマスクパターンの挿入を同時に行う
。

【００１８】

【作用】有効ＣＨの位置を示す有効データ情報により、
ライトアドレス発生回路３０は、有効データを書き込む
アドレスを０から順に発生させる。このとき、無効ＣＨ
入力時には、アドレスは歩進しない。

【００１９】一方、マスクアドレス発生回路４０は有効
ＣＨでない場合、即ち無効ＣＨが入力するごとに、アド
レスを最大値より「１」ずつ減じて出力する。ライトア
ドレス発生回路３０とマスクアドレス発生回路４０の発
生するアドレスを多重回路５０で多重し、そのアドレス
にしたがって入力データとマスクパターンをセレクタ６
０により選択して出力しＲＡＭ１０に書き込む。

【００２０】ＲＡＭ１０に書き込んだデータをリードア
ドレス発生回路７０の出力するアドレスに従って順次読
み出すことにより、フォーマット変換とマスクパターン
の挿入を同時に行うことが可能となる。

【００２１】

【実施例】図２は本発明の実施例のタイムチャートを示
す。実施例は従来例と同じくＣＨ１〜ＣＨ８の中のＣＨ
２、５が無効ＣＨの場合の例で説明する。また図２のタ
イムチャート中の番号は図１の中の各点の信号を示す。 図２のタイムチャートにより動作を説明する。

【００２２】■　　入力データを示す。ここでは、ＣＨ
２、５が無効ＣＨである。■　　マスク制御回路２０の
発生するマスクパターンを示す。■　　セレクタ６０の
出力する出力データを示す。有効データ情報により、有
効ＣＨのデータはそのまま出力し、無効ＣＨの場合は、
マスクパターンを選択して出力する。

【００２３】■　　ライトアドレス発生回路３０の出力
するライトアドレスを示す。ライトアドレス発生回路３
０はアドレスを０から順に発生するが、ＣＨ２、５が無
効ＣＨであることを示す情報が入力されているので、そ
のＣＨではアドレスが歩進しないことを示している。

【００２４】■　　マスクアドレス発生回路４０の発生
するマスクアドレスである。マスクアドレスは最大値よ
りスタートし、無効ＣＨが入力される毎にアドレスを１
ずつ減じて出力する。

【００２５】■　　有効データ入力時は■のライトアド
レス、無効データ入力時は■のマスクアドレス選択して
、多重回路５０により多重したアドレスである。■■と
同じデータであり、ＲＡＭ１０への入力データを示す。 このデータを■のアドレスにしたがって書き込む。

【００２６】■　　リードアドレス発生回路７０により
発生するリードアドレスである。■　　ＲＡＭ１０から
読み出したデータを示す。図３は本発明の実施例のＲＡ
Ｍの動作を説明する図を示す。これは、図２の動作をＲ
ＡＭ１０を中心としてみたものである。

【００２７】すなわち、ＲＡＭ１０のアドレス０〜５に
は有効ＣＨ１、ＣＨ３、ＣＨ４、ＣＨ６、ＣＨ７、ＣＨ
８の順にデータが書き込まれ、アドレス６、７にはマス
クパターンが書き込まれている。したがって、リードア
ドレス発生回路７０の発生するアドレスにしたがって、
アドレス０〜７のデータを順に読み出すと、フォーマッ
ト変換され、無効チャンネルにはマスクパターンが書き
込まれたデータが出力される。

【００２８】上記の動作により、フォーマット変換とマ
スクパターンの挿入を同時に行うことができる。さらに
従来例に比較して、フォーマット変換後の無効ＣＨ位置
を見８ける動作が必要なくなり、ライトイネーブル制御
も必要なくなるので、複雑な制御が必要でなくなり、回
路構成も簡単にすることができる。

【００２９】

【発明の効果】本発明によれば、有効ＣＨが入力する毎
に歩進するライトアドレスと無効ＣＨが入力する毎に１
ずつ減ずるマスクアドレスを多重したアドレスにより、
有効ＣＨおよびマスクパターンを書き込むことにより、
フォーマット変換とマスクパターンの挿入を簡単な制御
と規模の小さな回路で行うことのできるフォーマット変
換時のマスクパターン挿入方式を実現することができる
。

【図面の簡単な説明】

【図１】　　本発明の原理を説明するブロック図

【図２
】　　本発明の実施例のタイムチャート

【図３】　　本
発明の実施例のＲＡＭの動作を説明する図

【図４】　　
無効チャンネルの入れ換えを説明する図

【図５】　　従
来例を説明するブロック図

【図６】　　従来例のタイム
チャート

【図７】　　従来例のＲＡＭの動作を説明する図

【符号の説明】

１０　　ＲＡＭ ２０、２１　　マスク制御回路 ３０　　ライトアドレス発生回路 ３１　　ライト制御回路 ４０　　マスクアドレス発生回路 ５０　　多重回路 ６０、６１　　セレクタ ７０　　リードアドレス発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数のチャンネルを多重したデータフ
   ォーマットから有効チャンネルのみを抜き出し、空きと
   なったチャンネルにマスクパターンを挿入する方式であ
   って、データを書き込み、読み出すランダムアクセスメ
   モリ（１０）と、無効チャンネルに書き込むマスクパタ
   ーンを発生するマスク制御回路（２０）と、有効データ
   を書き込む前記ランダムアクセスメモリ（１０）のアド
   レスを発生するライトアドレス発生回路（３０）と、マ
   スクパターンを書き込む前記ランダムアクセスメモリ（
   １０）のアドレスを発生するマスクアドレス発生回路（
   ４０）と、前記ライトアドレス発生回路（３０）で発生
   したアドレスと、前記マスクアドレス発生回路（４０）
   で発生したアドレスを多重する多重回路（５０）と、有
   効チャンネル入力時には入力データを選択し、無効チャ
   ンネル入力時にはマスクパターンを選択するセレクタ（
   ６０）と、前記ランダムアクセスメモリ（１０）のデー
   タを読み出すアドレスを発生するリードアドレス発生回
   路（７０）を備え、有効チャンネルと無効チャンネルの
   位置を示す有効データ情報により、有効チャンネル入力
   時には前記ライトアドレス発生回路（３０）の発生する
   アドレスにしたがってデータを書き込み、無効チャンネ
   ル入力時には前記マスクアドレス発生回路（４０）の発
   生するアドレスにしたがってマスクパターンを書き込み
   、前記リードアドレス発生回路（７０）の出力するアド
   レスにしたがって、前記ランダムアクセスメモリ（１０
   ）からデータを読み出すことにより、フォーマット変換
   とマスクパターンの挿入を同時に行うことを特徴とする
   フォーマット変換時のマスクパターン挿入方式。