JPH04358254A - アダプタ制御方式 - Google Patents
アダプタ制御方式Info
- Publication number
- JPH04358254A JPH04358254A JP3133856A JP13385691A JPH04358254A JP H04358254 A JPH04358254 A JP H04358254A JP 3133856 A JP3133856 A JP 3133856A JP 13385691 A JP13385691 A JP 13385691A JP H04358254 A JPH04358254 A JP H04358254A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- control program
- adapter control
- board
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置の制御方式
に関し、特に共通バスに接続されたプロセッサボードと
アダブタボードとの間で行われるアダプタボードの制御
方式に関する。
に関し、特に共通バスに接続されたプロセッサボードと
アダブタボードとの間で行われるアダプタボードの制御
方式に関する。
【０００２】
【従来の技術】従来の制御方式は、共通バスに接続され
る可能性のあるすべての種類のアダプタボードを制御す
るために、制御することができるすべての種類のアダプ
タ制御プログラムをプロセッサボード上の記憶回路に常
備しておき、実際に接続されたアダプタボードの種類を
認識し、認識されたアダプタの種類に対応するアダプタ
制御プログラムを必要に応じて起動していた。
る可能性のあるすべての種類のアダプタボードを制御す
るために、制御することができるすべての種類のアダプ
タ制御プログラムをプロセッサボード上の記憶回路に常
備しておき、実際に接続されたアダプタボードの種類を
認識し、認識されたアダプタの種類に対応するアダプタ
制御プログラムを必要に応じて起動していた。
【０００３】
【発明が解決しようとする課題】前述した制御方式では
、プロセッサボード上に記憶回路に実際に接続されてい
ないアダプタ用のアダプタ制御プログラムを格納しなけ
ればならず、実際の動作には必要のない記憶容量を確保
しておかなければならなかった。また、アダプタの種類
が増え、既存のプロセッサボードに新しいアダプタ制御
プログラムを組み込まなければならない場合、記憶回路
の空き容量内に収容できるようにアダプタ制御プログラ
ムを小さく作成するか、記憶回路の容量を増加させなけ
ればならなかった。
、プロセッサボード上に記憶回路に実際に接続されてい
ないアダプタ用のアダプタ制御プログラムを格納しなけ
ればならず、実際の動作には必要のない記憶容量を確保
しておかなければならなかった。また、アダプタの種類
が増え、既存のプロセッサボードに新しいアダプタ制御
プログラムを組み込まなければならない場合、記憶回路
の空き容量内に収容できるようにアダプタ制御プログラ
ムを小さく作成するか、記憶回路の容量を増加させなけ
ればならなかった。
【０００４】
【課題を解決するための手段】第１の発明は、共通バス
にプロセッサボードと複数のアダブタボードを接続した
情報処理装置におけるアダプタ制御方式において、前記
アダプタボードには自アダプタを制御するアダプタ制御
プログラムを内蔵する読み出し専用メモリを備え、前記
プロセッサボードは前記共通バスを介して実行対象の前
記アダプタボードの前記読み出し専用メモリから前記ア
ダプタ制御プログラムを予め備えた記憶回路に移送する
移送手段と予め具備したマイクロプロセッサを介して移
送した前記アダプタ制御プログラムを実行するアダプタ
制御プログラム実行手段とを備えたことを特徴とする。
にプロセッサボードと複数のアダブタボードを接続した
情報処理装置におけるアダプタ制御方式において、前記
アダプタボードには自アダプタを制御するアダプタ制御
プログラムを内蔵する読み出し専用メモリを備え、前記
プロセッサボードは前記共通バスを介して実行対象の前
記アダプタボードの前記読み出し専用メモリから前記ア
ダプタ制御プログラムを予め備えた記憶回路に移送する
移送手段と予め具備したマイクロプロセッサを介して移
送した前記アダプタ制御プログラムを実行するアダプタ
制御プログラム実行手段とを備えたことを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を示すブロック図である。 図２はプロセッサボードのブロック図の例、図３はアダ
プタボードのブロック図で例である。
。図１は本発明の一実施例を示すブロック図である。 図２はプロセッサボードのブロック図の例、図３はアダ
プタボードのブロック図で例である。
【０００６】共通バス３に接続されているアダプタボー
ド２を制御する場合、プロセッサボード１の移送手段１
３は共通バス３を介して、アダプタボード２の読み出し
専用メモリ２１に内在するアダプタ制御プログラムを記
憶回路１２に転送する。
ド２を制御する場合、プロセッサボード１の移送手段１
３は共通バス３を介して、アダプタボード２の読み出し
専用メモリ２１に内在するアダプタ制御プログラムを記
憶回路１２に転送する。
【０００７】次に、制御プログラム実行手段１４がマイ
クロプロセッサ１１を介して記憶回路１２に転送された
アダプタ制御プログラムの実行を制御し、該当するアダ
プタを制御する。共通バス３に複数のアダプタボードが
接続されている場合は、上述の動作をボードの数分繰り
返す。
クロプロセッサ１１を介して記憶回路１２に転送された
アダプタ制御プログラムの実行を制御し、該当するアダ
プタを制御する。共通バス３に複数のアダプタボードが
接続されている場合は、上述の動作をボードの数分繰り
返す。
【０００８】
【発明の効果】以上説明したように、アダプタボードに
アダプタ制御プログラムを内在する読み出し専用メモリ
を配置し、プロセッサボード上の記憶回路に転送後実行
することで、プロセッサボード上の記憶回路にすべての
種類のアダプタの制御プログラムを実装することなく、
必要な種類のアダプタ制御プログラムのみを実装するこ
とが可能となり、プロセッサボードの記憶回路を必要最
小限の容量にすることができるという効果がある。
アダプタ制御プログラムを内在する読み出し専用メモリ
を配置し、プロセッサボード上の記憶回路に転送後実行
することで、プロセッサボード上の記憶回路にすべての
種類のアダプタの制御プログラムを実装することなく、
必要な種類のアダプタ制御プログラムのみを実装するこ
とが可能となり、プロセッサボードの記憶回路を必要最
小限の容量にすることができるという効果がある。
【図１】本発明のアダプタ制御方式の一実施例を示すブ
ロック図である。
ロック図である。
【図２】本実施例のプロセッサボードの一実施例を示す
ブロック図である。
ブロック図である。
【図３】本実施例のアダプタボードの一実施例を示すブ
ロック図である。
ロック図である。
１ プロセッサボード
２ アダプタボード
３ 共通バス
１１ マイクロプロセッサ
１２ 記憶回路
１３ 移送手段
１４ アダプタ制御プログアム実行手段２１
読み出し専用メモリ
読み出し専用メモリ
Claims (1)
- 【請求項１】 共通バスにプロセッサボードと複数の
アダブタボードを接続した情報処理装置におけるアダプ
タ制御方式において、前記アダプタボードには自アダプ
タを制御するアダプタ制御プログラムを内蔵する読み出
し専用メモリを備え、前記プロセッサボードは前記共通
バスを介して実行対象の前記アダプタボードの前記読み
出し専用メモリから前記アダプタ制御プログラムを予め
備えた記憶回路に移送する移送手段と予め具備したマイ
クロプロセッサを介して移送した前記アダプタ制御プロ
グラムを実行するアダプタ制御プログラム実行手段とを
備えたことを特徴とするアダプタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3133856A JPH04358254A (ja) | 1991-06-05 | 1991-06-05 | アダプタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3133856A JPH04358254A (ja) | 1991-06-05 | 1991-06-05 | アダプタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04358254A true JPH04358254A (ja) | 1992-12-11 |
Family
ID=15114639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3133856A Pending JPH04358254A (ja) | 1991-06-05 | 1991-06-05 | アダプタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04358254A (ja) |
-
1991
- 1991-06-05 JP JP3133856A patent/JPH04358254A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| EP0389175A3 (en) | Data prefetch system | |
| JPH0786829B2 (ja) | 電子機器装置 | |
| JP2579170B2 (ja) | メモリカード | |
| JPH04358254A (ja) | アダプタ制御方式 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPS6478361A (en) | Data processing system | |
| JPS5489455A (en) | Control system | |
| JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPH08106432A (ja) | Ｄｍａ制御回路 | |
| JPH03105424A (ja) | ファームウェアロード回路 | |
| JPH0237425A (ja) | ディジタル信号処理装置 | |
| JPS644841A (en) | In-circuit emulator | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH03154922A (ja) | プログラムの変更可能な端末装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS62108346A (ja) | プロセス間通信方式 | |
| HU195889B (en) | Intelligent information storing system in particular to computers | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS63182764A (ja) | 記憶装置制御方式 | |
| JPH05336191A (ja) | マルチチャンネルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991214 |