JPH04360073A - アドレス保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像等の情報が、ディジ
タル信号で伝送される場合のアドレスデータを保護する
アドレス保護回路に関するものである。

【０００２】

【従来の技術】所定の時間間隔を保つように同期信号デ
ータおよびアドレスデータを入れたディジタル信号とし
て、例えばディジタルビデオテープレコーダ（ディジタ
ルＶＴＲ）において処理されるディジタルビデオ信号が
ある。図３はディジタルＶＴＲに記録されるデータを示
す概念図である。

【０００３】ディジタルビデオ信号は、画面上の所定範
囲の画像信号を表す画像データ群３０１の先頭位置に、
その画像データ群３０１の画面上の位置情報を表すアド
レスデータ３０２を付け、さらに画像データ群３０１お
よびアドレスデータ３０２について誤り、すなわちエラ
ーが起こった場合、パリティチェックによる誤り訂正を
実行できるようにエラー検出符号データ３０４を画像デ
ータ群３０１の後に付けて、先頭からアドレスデータ３
０２、画像データ群３０１およびエラー検出用符号デー
タ３０４からなるディジタルビデオ信号部分３０５に、
再生時の同期信号を発生させるための同期信号データ３
０３を先頭に付けた３０６の部分を１ブロックとして、
これらの形式を持ったブロックの繰り返しのデータを伝
送するような信号形式をもつ。

【０００４】再生時には各ビデオ信号部分３０６に付け
られたアドレスデータ３０２を基準にして画像データが
映し出されるべき画面上の位置を知り、各フィールドの
ディジタルビデオ信号を再現するようになされている。

【０００５】この種のディジタルビデオ信号においては
、順次続くディジタルビデオ信号部分３０６のアドレス
データ３０２は、所定の規則性に従って内容が順次変化
していくようなアドレス番号を付けるようになされてい
る。例えば、アドレス番号はディジタルビデオ信号部分
３０６ごとに１番地ずつ増大させていくようなアドレス
内容を持つようになされ、このようにして各画像データ
群３０１の位置情報を再生側で判定するようにされてい
る。

【０００６】ディジタルＶＴＲにおいては、再生時に機
器が正常な場合はエラーが少ないが、異常な場合として
、ヘッドの目づまり等で再生データが大量にエラーとな
る場合がある。したがって、ディジタルＶＴＲの使用に
おいては、機器が正常であるか異常であるかを判定する
ために、エラーの状態を知る必要がある。すなわち、再
生されたディジタルビデオ信号に、どれくらいのエラー
があるかを正確に知る手段が必要不可欠である。

【０００７】再生されたディジタルビデオ信号のエラー
の状態、すなわちどのくらいのエラーがあるかを正確に
知るためには、再生されてきたデータをそのままモニタ
に出す等の手段でエラーの個数を知り、エラーの状態を
確認する。この時のデータは、通常再生時に行われるパ
リティチェックによる誤り訂正は行わない（以下、誤り
訂正ＯＦＦという）。すなわち、エラー検出符号データ
３０４を用いてディジタル信号部分３０５に生じたエラ
ーを、誤り訂正を行うことにより訂正することを行わな
い。この時のアドレスデータは、再生されたアドレスデ
ータがそのまま用いられる。

【０００８】図６は従来のアドレスデータ取り出し回路
を示すブロック図である。図６を用いて誤り訂正ＯＦＦ
の場合のアドレスデータを取り出す回路を詳細に説明す
る。

【０００９】図６において、６００は時間直列的すなわ
ちシリアルに入力されたディジタルビデオデータを、並
列すなわちパラレルに変換する直列並列変換回路である
。６０１は直列並列変換回路のうち同期信号データ変換
部、６０２は直列並列変換回路のうちアドレスデータ変
換部である。６０３は同期信号抽出回路、６０４はアド
レス抽出回路である。

【００１０】再生されたディジタルビデオ信号ＤＶは直
列並列回路６００に時間直列的に入力される。直列並列
変換回路６００は同期信号データ変換部６０１およびア
ドレスデータ変換部６０２を縦続接続してなり、同期信
号データ３０３が同期信号データ変換部６０１にシフト
入力された時、アドレスデータ３０２がアドレスデータ
変換部６０２に入るように成されている。同期信号デー
タ変換部６０１に入力されたデータはＳＤとして送出さ
れ、アドレスデータ変換部６０２に入力されたデータは
ＤＩＤとして送出される。同期信号抽出回路６０３は同
期信号データ３０３について予め定められたパターンを
格納記憶しており、これを順次到来する変換データＳＤ
と比較して、一致したときに同期信号が検出されたとし
て論理「Ｈ」に立ち上がるＳＹＮＣを送出する。アドレ
スデータ検出回路６０４では、同期信号が検出された時
のアドレスデータがＩＤとして送出される。すなわち、
ＳＤが同期信号である場合のアドレスデータＤＩＤが、
アドレス抽出回路６０４からそのブロックの画面上での
位置を表すアドレスＩＤとして、そのままアドレス抽出
回路６０４から送出される。

【００１１】誤り訂正ＯＦＦなので、アドレスデータお
よび画像データに生じたエラーは全く誤り訂正されない
。

【００１２】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、アドレスデータがエラーとなった場合、そ
のブロックの画像データ群が画面上の間違った位置に映
し出される。そのために、そのブロックの画像データの
全てがエラーとなって画面上に映し出されるだけでなく
、間違って映し出された部分のデータもエラーとなる。 すなわち、アドレスデータのエラーによって２ブロック
分の画像データの全てが、実際の画像データがエラーで
あるかどうかにかかわらずエラーとして画面上に映し出
されるという問題を有していた。

【００１３】次に、図４および図５を用いて上記従来の
問題点を詳細に説明する。図４はディジタルビデオ信号
の１ブロックのうち画像データ群の一部分がエラーとな
った場合の概念図である。図４ではディジタルビデオ信
号の１ブロック分が描かれており、図中にエラーの部分
をハッチングで示している。この場合、アドレスデータ
はエラーでなく正常であるので、画像データ群のうちエ
ラーの部分のみが画面上でエラーとなって映し出される
。この時、画像データのうちエラーでない部分は正常に
画面上に映し出される。

【００１４】図５はディジタルビデオ信号の１ブロック
のうちアドレスデータの一部分がエラーとなった場合の
概念図である。図５ではディジタルビデオ信号の１ブロ
ック分が描かれており、図中にエラーの部分をハッチン
グで示している。この場合、アドレスデータは間違った
値となるので、このブロックの画像データ群のデータの
全ては画面上の間違った部分に映し出される。これによ
り、このブロックの画像データ群の全てが、実際のデー
タがエラーであるかどうかにかかわらずエラーとなって
画面上に映し出され、さらに、間違って映し出された部
分のデータが正常である場合にも、その部分の画像デー
タもエラーとなる。すなわち、アドレスデータのみのエ
ラーであるにもかかわらず、２ブロック分の画像データ
が実際のデータがエラーであるかどうかにかかわらずエ
ラーとして画面上に映し出されてしまい、正確なディジ
タル画像データのエラーの状態を画面上で知ることは不
可能となり、実際にはエラーが少ないにも関わらずアド
レスデータのエラーのために画面上ではエラーが多く現
れ、ディジタルＶＴＲが異常状態であると間違える場合
があるという問題点を有していた。

【００１５】本発明は上記従来の問題点を解決するもの
で、誤り訂正ＯＦＦの時に、アドレスデータが間違った
場合に、アドレスデータを元の正常なアドレスデータに
修整する回路を用い、再生時のデータのエラーの状態を
正確に知ることのできるデータ保護回路を提供すること
を目的とする。

【００１６】

【課題を解決するための手段】本発明のデータ保護回路
は、一連のディジタルデータの所定の時間位置に同期信
号データ，アドレスデータおよびエラー検出用データが
入っている伝送信号を並列データに変換する直列並列変
換回路と、上記アドレスデータがエラーであるかどうか
を上記エラー検出用データを用いて判定するエラー検出
回路と、上記アドレスデータがエラーである場合に、ア
ドレスデータを修整するアドレス修整回路とを有してい
る。

【００１７】

【作用】本発明は上記した構成により、誤り検出回路に
よってエラーが検出されるとアドレスデータがエラーで
あると判定し、アドレス修整回路によってアドレスを元
の正しい値に修整することができる。

【００１８】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１９】図１は本発明の一実施例におけるアドレス
保護回路のブロック図である。図１において、１００は
時間直列的すなわちシリアルに入力されたディジタルビ
デオデータを、並列すなわちパラレルに変換する直列並
列変換回路である。１０１は直列並列変換回路１００の
うち同期信号データ変換部、１０２は直列並列変換回路
１００のうちアドレスデータ変換部、１０３は直列並列
変換回路１００のうち画像データ変換部、１０４は直列
並列変換回路１００のうちエラー検出符号データ変換部
である。１０５は同期信号抽出回路、１０６は誤り検出
回路、１０７はアドレス修正回路である。

【００２０】再生されたディジタルビデオ信号ＤＶは直
列並列回路１００に時間直列的に入力される。直列並列
変換回路１００は同期信号データ変換部１０１，アドレ
スデータ変換部１０２，画像データ変換部１０３および
エラー検出符号データ変換部１０４を縦続接続してなる
。同期信号データ３０３が同期信号データ変換部１０１
にシフト入力された時、アドレスデータ３０２がアドレ
スデータ変換部１０２に、画像データ群３０１が画像デ
ータ変換部１０３に、エラー検出符号データ３０４がエ
ラー検出符号データ変換部１０４に入るように成されて
いる。同期信号データ変換部１０１に入力されたデータ
はＳＤとして送出され、アドレスデータ変換部１０２に
入力されたデータはＤＩＤとして送出され、画像データ
変換部１０３に入力されたデータはＧＤとして送出され
、エラー検出符号データ変換部１０４に入力されたデー
タはＥＤとして送出される。同期信号抽出回路１０５は
同期信号データ３０３について予め定められたパターン
を格納記憶しており、これを順次到来する変換データＳ
Ｄと比較して一致したときに同期信号が検出されたとし
て、論理「Ｈ」に立ち上がるＳＹＮＣを送出する。ＳＹ
ＮＣが「Ｈ」に立ち上がったタイミングで、アドレスデ
ータ３０２がＤＩＤとなり、画像データ群３０１がＧＤ
となり、エラー検出符号データ３０４がＥＤとなり、誤
り検出回路１０６に取り込まれる。誤り検出回路１０６
は取り込まれたＤＩＤ，ＧＤおよびＥＤについてエラー
があるかどうか、パリティチェックによる誤り検出を実
行する。すなわち、アドレスデータ３０２，画像データ
群３０１およびエラー検出符号データ３０４にエラーが
生じたかどうかを検出する。エラーが生じた場合はエラ
ーを示すフラグＥＦが論理「Ｈ」となり、エラーがない
場合は論理「Ｌ」となる。誤り検出回路１０６はエラー
フラグＥＦおよびＤＩＤを同期したタイミングで送出す
る。アドレス修整回路１０７はＥＦおよびＤＩＤを元に
、アドレスデータがエラーであればそのアドレスデータ
を修整する。本発明の実施例ではＥＦが論理「Ｈ」であ
ればアドレスデータはエラーであると判定し、そのエラ
ーであるアドレスデータの前後のアドレスデータを用い
て、エラーであるアドレスデータを修整する。以上の構
成で、エラーのアドレスを修整して正しい値に戻す。 これをアドレス保護という。

【００２１】図２はアドレス修整回路１０７の内部の構
成を示す回路ブロック図である。次に、図２を用いてア
ドレス修整回路１０７の動作を詳細に説明する。図２に
おいて、２０１および２０２はアドレスデータＤＩＤお
よびエラーフラグＥＦの１ブロック分のディレイ回路で
ある。２０３は３連続のアドレスデータを取り込み、ま
ん中のアドレスデータがエラーであれば修正を行うアド
レス修整ロジック回路である。

【００２２】１ブロックディレイ２０１および２０２は
アドレスデータＤＩＤおよびエラーフラグＥＦを１ブロ
ック分遅らせる。すなわち、１ブロック分のデータの間
隔３０６分だけ遅らせる動作をする。アドレス修整回路
１０７の入力はＥＦおよびＤＩＤなので、１ブロックデ
ィレイ２０１および１ブロックディレイ２０２を用いる
ことにより、同期信号が検出された時に、３つの連続す
るブロックのアドレスデータおよびその時のエラーフラ
グを取り出すことが可能となる。図２に示すように、ア
ドレスデータを入力順にＤＩＤ１，ＤＩＤ０，ＤＩＤ２
とし、エラーフラグを入力順にＥＦ１，ＥＦ０，ＥＦ２
とする。アドレス番号はディジタルビデオ信号部分３０
６ごとに１番地ずつ増大させていくようなアドレス内容
を持つようになされているので、アドレスデータがエラ
ーでない場合は、これら３つの連続するアドレスデータ
は連続である。すなわち、ＤＩＤ０の値がＮであるとす
るとＤＩＤ１の値は（Ｎ−１）、ＤＩＤ２の値は（Ｎ＋
１）である。

【００２３】本発明の実施例ではアドレスにエラーが起
こった場合、その前後のアドレスを用いて修整を行う。 すなわち、ＥＦ０が論理「Ｈ」の場合ＤＩＤ０がエラー
であると判定して、ＤＩＤ１およびＤＩＤ２を用いてＤ
ＩＤ０を修整する。

【００２４】（表１）はアドレス修整ロジック回路２０
３の動作を示す表である。

【００２５】

【表１】

【００２６】（表１）において、「Ｈ」は論理「Ｈ」、
「Ｌ」は論理「Ｌ」、「Ｘ」は考慮にいれないことを表
している。

【００２７】次に、（表１）を用いてアドレス修整ロジ
ック回路２０３の動作を詳細に説明する。

【００２８】ＥＦ０が論理「Ｌ」の時はＤＩＤ０はエラ
ーは出ないので、ＤＩＤ０をそのままアドレスロジック
回路２０３の出力ＩＤとして出力する。すなわち、式（
１）１となる。

【００２９】 　　ＩＤ＝ＤＩＤ０　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　（１）　　ＥＦ０が論理「Ｈ」すな
わちＤＩＤ０のアドレスデータがエラーであると判定し
、かつＥＦ１が論理「Ｌ」すなわちＤＩＤ１のアドレス
データが正しいときは、以下に示す式（２）に従ってＤ
ＩＤ０を修整する。

【００３０】 　　ＩＤ＝ＤＩＤ１＋１　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　（２）ＤＩＤ１は正しいアドレスデータ
であり、アドレスデータはディジタルビデオ信号部分３
０６毎に１番地ずつ増大させていくようなアドレス内容
を持つようになされているので、ＤＩＤ０は式（２）に
よって正しいアドレスデータに修整される。また、この
時ＥＦ２は考慮にいれない。

【００３１】ＥＦ０が論理「Ｈ」すなわちＤＩＤ０のア
ドレスデータがエラーであると判定し、かつＥＦ１が論
理「Ｈ」すなわちＤＩＤ１のアドレスデータがエラーで
あり、かつＥＦ２が論理「Ｌ」すなわちＤＩＤ２のアド
レスデータがエラーでない場合は、以下に示す式（３）
に従ってＤＩＤ０を修整する。

【００３２】 　　ＩＤ＝ＤＩＤ２−１　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　（３）ＤＩＤ２は正しいアドレスデータ
であり、アドレスデータはディジタルビデオ信号部分３
０６毎に１番地ずつ増大させていくようなアドレス内容
を持つようになされているので、ＤＩＤ０は式（３）に
よって正しいアドレスデータに修整される。

【００３３】ＥＦ０が論理「Ｈ」すなわちＤＩＤ０がエ
ラーであると仮定し、ＥＦ１が論理「Ｈ」すなわちＤＩ
Ｄ１のアドレスデータがエラーであり、かつＥＦ２が論
理「Ｈ」すなわちＤＩＤ２のアドレスデータがエラーで
ある場合は、式（１）に従ってＤＩＤ０の修整は行わず
、そのまま出力する。その理由として、上記の場合は３
つの連続するブロックに誤りが検出されている。したが
って、この近辺のブロックには非常にエラーが多いと考
えられる。従って、アドレスデータＤＩＤ０が含まれる
ブロックの画像データ群３０１もほとんどがエラーであ
ると考えられため、アドレスデータを修整して画像デー
タを書き込んでも、画面上にはエラーとなって現れるの
で、結果的には同じことである。したがって、アドレス
データの修整を行わない。

【００３４】このように本実施例によれば、誤り検出回
路１０６によってエラーが検出されるとアドレスデータ
がエラーであると判断し、アドレス修整回路１０７によ
ってアドレスを正しい値に修整することができる。した
がって、画像データは画面上の正確な位置に映し出され
る。その結果、実際に起こった画像データのエラーのみ
が画面上に映し出されるので、ディジタルビデオ信号の
エラーの状態、すなわち、どのくらいのエラーがあるか
を正確に知ることができる。

【００３５】また、ディジタルＶＴＲにおいては通常再
生時誤り訂正を行う。誤り訂正を行うには必ず誤り検出
を行うので、誤り検出回路１０６は新たに回路を作製す
る必要はない。また、直列並列変換回路１００も新たに
作製する必要はない。従って、アドレス修整回路１０７
を新たに製作するのみで、本実施例を実現できるので実
施が非常に容易であるとういう特徴も備えている。

【００３６】なお、本実施例では１ブロックディレイの
数を２つとしたが、１ブロックディレイの数によらずア
ドレスが修正できることは言うまでもない。

【００３７】

【発明の効果】以上のように本発明は、エラー検出回路
によりアドレスデータのエラーを検出し、アドレスデー
タがエラーである場合に、アドレスを修整するアドレス
修整回路を設けることにより、ディジタルビデオ信号の
エラーの状態を知るために誤り訂正ＯＦＦにした時にア
ドレスデータが間違った場合、アドレスデータを元の正
常なアドレスデータに修整することができる。したがっ
て、画像データは画面上の正確な位置に映し出される。 その結果、実際に起こった画像データのエラーのみが画
面上に映し出されるので、再生時のディジタルビデオ信
号のエラーの状態を正確に知ることができ、ディジタル
ＶＴＲが異常であるか正常であるかを的確に判断できる
ので、実用上きわめて有利なものである。

【図面の簡単な説明】

【図１】本発明の一実施例におけるアドレス保護回路の
構成を示すブロック図

【図２】図１におけるアドレス修整回路１０７の内部構
成を示すブロック図

【図３】ディジタルＶＴＲに記録されるデータを示す概
念図

【図４】図３における画像データ群３０１の一部分がエ
ラーとなった場合を示す概念図

【図５】図３におけるアドレスデータ３０２の一部分が
エラーとなった場合を示す概念図

【図６】従来のアドレスデータ取り出し回路の構成を示
すブロック図

【符号の説明】

１００　　直列並列変換回路 １０１　　同期信号データ変換部 １０２　　アドレスデータ変換部 １０３　　画像データ変換部 １０４　　エラー検出符号データ変換部１０５　　同期
信号抽出回路 １０６　　誤り検出回路 １０７　　アドレス修整回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　一連のディジタルデータの所定の時間
   位置に同期信号データ、アドレスデータ、およびエラー
   検出用データが入っている伝送信号を並列データに変換
   する直列並列変換回路と、上記アドレスデータがエラー
   であるかどうかを上記エラー検出用データを用いて判定
   するエラー検出回路と、上記アドレスデータがエラーで
   ある場合に、アドレスデータを修整するアドレス修整回
   路と、を備えたアドレス保護回路。
2. 【請求項２】　　ディジタルデータの誤り訂正を行わな
   い場合に、誤り検出を行い、その判定結果を用いてアド
   レスデータを修整する請求項１記載のアドレス保護回路
   。