JPH04363055A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04363055A JPH04363055A JP3110682A JP11068291A JPH04363055A JP H04363055 A JPH04363055 A JP H04363055A JP 3110682 A JP3110682 A JP 3110682A JP 11068291 A JP11068291 A JP 11068291A JP H04363055 A JPH04363055 A JP H04363055A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- package
- leads
- solder
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、面実装形の半導体パ
ッケージに関し、特に半導体パッケージの側面に引き出
されたリード構造に関するものである。
ッケージに関し、特に半導体パッケージの側面に引き出
されたリード構造に関するものである。
【０００２】
【従来の技術】図３の（ａ）、（ｂ）、（ｃ）はそれぞ
れ従来の樹脂封止形の面実装形の半導体パッケージを示
す平面図、実装状態を示す側面図、および実装状態を示
す正面図である。図において、１は半導体パッケージで
あり、この半導体パッケージ１は半導体チップ（図示せ
ず）を樹脂封止し、側面に半導体チップの電極パッドに
電気的に接続されたＪの字状のリード２が複数引き出さ
れている。３ははんだ、４はプリント配線板、５はプリ
ント配線板４上に設けられたはんだパッドである。ここ
で、Ｌは半導体パッケージ１の中心から最外部のリード
２までの距離を表し、ｄは半導体パッケージ１の底面と
プリント配線板４との間隙を表し、ｈははんだパッド５
からリード２の付け根までの高さを表している。
れ従来の樹脂封止形の面実装形の半導体パッケージを示
す平面図、実装状態を示す側面図、および実装状態を示
す正面図である。図において、１は半導体パッケージで
あり、この半導体パッケージ１は半導体チップ（図示せ
ず）を樹脂封止し、側面に半導体チップの電極パッドに
電気的に接続されたＪの字状のリード２が複数引き出さ
れている。３ははんだ、４はプリント配線板、５はプリ
ント配線板４上に設けられたはんだパッドである。ここ
で、Ｌは半導体パッケージ１の中心から最外部のリード
２までの距離を表し、ｄは半導体パッケージ１の底面と
プリント配線板４との間隙を表し、ｈははんだパッド５
からリード２の付け根までの高さを表している。
【０００３】つぎに、従来の半導体パッケージ１の実装
について説明する。この面実装形の半導体パッケージ１
は、プリント配線板４上に設けられたはんだパッド５に
あらかじめ適量のはんだ３を供給しておき、はんだパッ
ド５上にリード２の底部を載置し、外部からの熱源によ
ってはんだ３を溶融・固化させる、いわゆるリフローソ
ルダリングによってプリント配線板４に実装される。
について説明する。この面実装形の半導体パッケージ１
は、プリント配線板４上に設けられたはんだパッド５に
あらかじめ適量のはんだ３を供給しておき、はんだパッ
ド５上にリード２の底部を載置し、外部からの熱源によ
ってはんだ３を溶融・固化させる、いわゆるリフローソ
ルダリングによってプリント配線板４に実装される。
【０００４】しかしながら、この種面実装形の半導体パ
ッケージ１は、リード２をプリント配線板４に設けられ
た穴に差し込んで実装される挿入形の半導体パッケージ
に比べて、プリント配線板４との接合がはんだ３だけで
行われており、はんだ接合部の機械的強度が弱い。特に
、部材の線膨張係数と剛性と温度差との積で決定される
熱応力が、半導体パッケージ１とプリント配線板４との
接合部に加わることから、熱繰返し熱応力に対するはん
だ接合部の耐性、すなわちはんだ接合部におけるクラッ
ク（以下、はんだクラックという）が発生しやすい。 そこで、面実装形の半導体パッケージ１を実装したプリ
ント配線板４は、繰返し冷熱サイクル試験（以下、熱サ
イクル試験という）を行って、十分信頼性を確認した後
に製品を出荷するようにしている。この熱サイクル試験
は、試料を繰り返し加熱／冷却してやることで強制的に
熱応力を発生させて、短時間に製品の寿命評価を行う加
速試験法であり、市場において現実の製品が遭遇し得な
いような苛酷な温度環境が試料に与えられる。熱サイク
ル試験の条件は、例えば−４０℃⇔１２５℃の加熱／冷
却試験が行われる。
ッケージ１は、リード２をプリント配線板４に設けられ
た穴に差し込んで実装される挿入形の半導体パッケージ
に比べて、プリント配線板４との接合がはんだ３だけで
行われており、はんだ接合部の機械的強度が弱い。特に
、部材の線膨張係数と剛性と温度差との積で決定される
熱応力が、半導体パッケージ１とプリント配線板４との
接合部に加わることから、熱繰返し熱応力に対するはん
だ接合部の耐性、すなわちはんだ接合部におけるクラッ
ク（以下、はんだクラックという）が発生しやすい。 そこで、面実装形の半導体パッケージ１を実装したプリ
ント配線板４は、繰返し冷熱サイクル試験（以下、熱サ
イクル試験という）を行って、十分信頼性を確認した後
に製品を出荷するようにしている。この熱サイクル試験
は、試料を繰り返し加熱／冷却してやることで強制的に
熱応力を発生させて、短時間に製品の寿命評価を行う加
速試験法であり、市場において現実の製品が遭遇し得な
いような苛酷な温度環境が試料に与えられる。熱サイク
ル試験の条件は、例えば−４０℃⇔１２５℃の加熱／冷
却試験が行われる。
【０００５】従来の面実装形の半導体パッケージ１では
、封止樹脂の線膨張係数を半導体チップの素材である単
結晶シリコンの線膨張係数（約３×１０−６／℃）に近
付けることにより、封止樹脂と半導体チップとの間に生
じる熱応力を緩和するようにしており、最近ではパッケ
ージ全体の線膨張係数がおよそ６〜７×１０−６／℃の
ものも出現している。一方、半導体パッケージ１を搭載
するプリント配線板４は、配線の微細化がすすんでいる
ものの、材料的にはＦＲ−４が主流であり、その線膨張
係数は面方向でおよそ１６×１０−６／℃である。そこ
で、半導体パッケージ１では、半導体パッケージ１とプ
リント配線板４との間隙ｄを設けて、はんだパッド５か
らリード２の付け根までの高さｈを十分に取る構造とし
て、熱応力をリード２の変形で吸収するようにしている
。
、封止樹脂の線膨張係数を半導体チップの素材である単
結晶シリコンの線膨張係数（約３×１０−６／℃）に近
付けることにより、封止樹脂と半導体チップとの間に生
じる熱応力を緩和するようにしており、最近ではパッケ
ージ全体の線膨張係数がおよそ６〜７×１０−６／℃の
ものも出現している。一方、半導体パッケージ１を搭載
するプリント配線板４は、配線の微細化がすすんでいる
ものの、材料的にはＦＲ−４が主流であり、その線膨張
係数は面方向でおよそ１６×１０−６／℃である。そこ
で、半導体パッケージ１では、半導体パッケージ１とプ
リント配線板４との間隙ｄを設けて、はんだパッド５か
らリード２の付け根までの高さｈを十分に取る構造とし
て、熱応力をリード２の変形で吸収するようにしている
。
【０００６】
【発明が解決しようとする課題】従来の半導体パッケー
ジは以上のように構成されているので、半導体パッケー
ジ１の大形化にともない、はんだパッド５からリード２
の付け根までの高さｈを確保するものの、パッケージ中
心からの最外部のリード２までの距離Ｌが大きくなり、
さらに封止樹脂の線膨張係数がますます低下する傾向に
あり、パッケージとプリント配線板４との線膨張係数の
差が大きくなり、両者間で生じる熱応力が増大し、はん
だクラックが発生する危険性が高くなるという課題があ
った。加えて、半導体パッケージ１の薄形化にともない
、半導体パッケージ１の厚さが１ｍｍ程度まで薄形化す
ると、パッケージ底面とプリント配線板４との間に間隙
ｄを設ける余裕がなくなり、さらにパッケージの厚さが
薄くなることによって、はんだパッド５からリード２の
付け根までの高さｈが一層低くなり、はんだクラックが
発生する危険性が高くなるという課題もあった。
ジは以上のように構成されているので、半導体パッケー
ジ１の大形化にともない、はんだパッド５からリード２
の付け根までの高さｈを確保するものの、パッケージ中
心からの最外部のリード２までの距離Ｌが大きくなり、
さらに封止樹脂の線膨張係数がますます低下する傾向に
あり、パッケージとプリント配線板４との線膨張係数の
差が大きくなり、両者間で生じる熱応力が増大し、はん
だクラックが発生する危険性が高くなるという課題があ
った。加えて、半導体パッケージ１の薄形化にともない
、半導体パッケージ１の厚さが１ｍｍ程度まで薄形化す
ると、パッケージ底面とプリント配線板４との間に間隙
ｄを設ける余裕がなくなり、さらにパッケージの厚さが
薄くなることによって、はんだパッド５からリード２の
付け根までの高さｈが一層低くなり、はんだクラックが
発生する危険性が高くなるという課題もあった。
【０００７】この発明は、上記のような課題を解決する
ためになされたもので、熱応力によるはんだクラックの
発生を抑え、大形化、薄形化に対応できる半導体パッケ
ージを得ることを目的とする。
ためになされたもので、熱応力によるはんだクラックの
発生を抑え、大形化、薄形化に対応できる半導体パッケ
ージを得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体パ
ッケージは、半導体パッケージの中央部に引き出された
リードの剛性に対して、半導体パッケージの端部に引き
出されたリードの剛性を低下させるものである。
ッケージは、半導体パッケージの中央部に引き出された
リードの剛性に対して、半導体パッケージの端部に引き
出されたリードの剛性を低下させるものである。
【０００９】
【作用】この発明においては、半導体パッケージの中央
部に引き出されたリードに対して端部に引き出されたリ
ードの剛性を低下させて、半導体パッケージの端部のは
んだ接合部において、部材の線膨張係数と剛性と温度差
との積で決定される熱応力値を低下しており、この半導
体パッケージの端部のはんだ接合部での熱応力値の低下
が、半導体パッケージの大形化、薄形化にともない半導
体パッケージの端部におけるはんだ接合部に集中する熱
応力を緩和するように働く。
部に引き出されたリードに対して端部に引き出されたリ
ードの剛性を低下させて、半導体パッケージの端部のは
んだ接合部において、部材の線膨張係数と剛性と温度差
との積で決定される熱応力値を低下しており、この半導
体パッケージの端部のはんだ接合部での熱応力値の低下
が、半導体パッケージの大形化、薄形化にともない半導
体パッケージの端部におけるはんだ接合部に集中する熱
応力を緩和するように働く。
【００１０】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１はこの発明の半導体パッケージの一実施
例を示す一部側面図であり、図において１０ａ〜１０ｅ
はそれぞれ半導体パッケージ１の側面から引き出された
リードであり、Ｌ１〜Ｌ５はそれぞれ半導体パッケージ
１の中心線からリード１０ａ〜１０ｅまでの距離を表し
、Ｗ１〜Ｗ５はそれぞれリード１０ａ〜１０ｅの幅を表
している。このように、実施例１では、リード１０ａ〜
１０ｅの幅Ｗ１〜Ｗ５が半導体パッケージ１の中央部か
ら端部に近付くにしたがって徐々に狭くなるように構成
している。つまり、リード１０ａ〜１０ｅの剛性は半導
体パッケージ１の中央部から端部に近付くにしたがって
徐々に低下することになる。
る。 実施例１．図１はこの発明の半導体パッケージの一実施
例を示す一部側面図であり、図において１０ａ〜１０ｅ
はそれぞれ半導体パッケージ１の側面から引き出された
リードであり、Ｌ１〜Ｌ５はそれぞれ半導体パッケージ
１の中心線からリード１０ａ〜１０ｅまでの距離を表し
、Ｗ１〜Ｗ５はそれぞれリード１０ａ〜１０ｅの幅を表
している。このように、実施例１では、リード１０ａ〜
１０ｅの幅Ｗ１〜Ｗ５が半導体パッケージ１の中央部か
ら端部に近付くにしたがって徐々に狭くなるように構成
している。つまり、リード１０ａ〜１０ｅの剛性は半導
体パッケージ１の中央部から端部に近付くにしたがって
徐々に低下することになる。
【００１１】ここで、実施例１の動作について説明する
。図２の（ａ）、（ｂ）はそれぞれ上記実施例１の半導
体パッケージ１の実装状態を示す一部側面図および加熱
過程におけるはんだ接合部で発生する熱応力値を示すグ
ラフである。上記実施例１の半導体パッケージ１は図３
に示した従来の半導体パッケージ１と同様にしてプリン
ト配線板４上に実装される。図３に示したリード２の幅
が一定の従来の半導体パッケージ１の各はんだ接合部に
発生する熱応力値は、図２の（ｂ）のＡに示されるよう
に半導体パッケージ１の端部に近付く程増加しているが
、実施例１の半導体パッケージ１では、図２の（ｂ）の
Ｂに示されるように、距離Ｌ１〜Ｌ５が大きくなるにし
たがって幅Ｗ１〜Ｗ５を狭くすることにより、距離Ｌ１
〜Ｌ５の増加にともなう熱応力値の増加の割合が減少さ
れ、さらに幅Ｗ１〜Ｗ５を狭くすることにより、図２の
（ｂ）のＣに示すように距離Ｌ１〜Ｌ５が増加するにし
たがい熱応力値を減少するようにもできる。
。図２の（ａ）、（ｂ）はそれぞれ上記実施例１の半導
体パッケージ１の実装状態を示す一部側面図および加熱
過程におけるはんだ接合部で発生する熱応力値を示すグ
ラフである。上記実施例１の半導体パッケージ１は図３
に示した従来の半導体パッケージ１と同様にしてプリン
ト配線板４上に実装される。図３に示したリード２の幅
が一定の従来の半導体パッケージ１の各はんだ接合部に
発生する熱応力値は、図２の（ｂ）のＡに示されるよう
に半導体パッケージ１の端部に近付く程増加しているが
、実施例１の半導体パッケージ１では、図２の（ｂ）の
Ｂに示されるように、距離Ｌ１〜Ｌ５が大きくなるにし
たがって幅Ｗ１〜Ｗ５を狭くすることにより、距離Ｌ１
〜Ｌ５の増加にともなう熱応力値の増加の割合が減少さ
れ、さらに幅Ｗ１〜Ｗ５を狭くすることにより、図２の
（ｂ）のＣに示すように距離Ｌ１〜Ｌ５が増加するにし
たがい熱応力値を減少するようにもできる。
【００１２】このように、加熱過程では、樹脂パッケー
ジとプリント配線板４との線膨張係数の違いから、リー
ドがパッケージの端部に向かって引っ張られる形の応力
がはんだ接合部に加わるが、リード１０ａ〜１０ｅの剛
性をパッケージの端部に向かって低下させることにより
、パッケージの端部におけるはんだ接合部での熱応力を
緩和している。
ジとプリント配線板４との線膨張係数の違いから、リー
ドがパッケージの端部に向かって引っ張られる形の応力
がはんだ接合部に加わるが、リード１０ａ〜１０ｅの剛
性をパッケージの端部に向かって低下させることにより
、パッケージの端部におけるはんだ接合部での熱応力を
緩和している。
【００１３】つぎに、冷却過程においても、樹脂パッケ
ージおよびプリント配線板４が収縮した状態では、加熱
過程と逆方向の熱応力がはんだ接合部に生じるが、この
熱応力は図２の（ｂ）と値が同じで方向が逆となる。つ
まり、加熱過程におけるリードがパッケージ端部に向か
って引っ張られる形の応力が、冷却過程では、逆にパッ
ケージの中心に向かって圧縮される形の応力となっては
んだ接合部に加わることになり、同様に動作する。
ージおよびプリント配線板４が収縮した状態では、加熱
過程と逆方向の熱応力がはんだ接合部に生じるが、この
熱応力は図２の（ｂ）と値が同じで方向が逆となる。つ
まり、加熱過程におけるリードがパッケージ端部に向か
って引っ張られる形の応力が、冷却過程では、逆にパッ
ケージの中心に向かって圧縮される形の応力となっては
んだ接合部に加わることになり、同様に動作する。
【００１４】このように、上記実施例１では、半導体パ
ッケージ１全体を支える機械的強度をパッケージの中心
部のリード１０ａ、１０ｂあるいは１０ｃに分担させ、
パッケージ全体のはんだ接合部の機械的な接合強度を大
きく低下させることもなく、熱応力によるはんだクラッ
クの発生を抑制し、耐熱応力性に優れ、大形化、薄形化
に対応できる半導体パッケージが得られる。
ッケージ１全体を支える機械的強度をパッケージの中心
部のリード１０ａ、１０ｂあるいは１０ｃに分担させ、
パッケージ全体のはんだ接合部の機械的な接合強度を大
きく低下させることもなく、熱応力によるはんだクラッ
クの発生を抑制し、耐熱応力性に優れ、大形化、薄形化
に対応できる半導体パッケージが得られる。
【００１５】実施例２．上記実施例１では、リード１０
ａ〜１０ｅの幅Ｗ１〜Ｗ５をパッケージの端部に近付く
にしたがい連続的に狭くすることにより、パッケージの
端部のリード剛性を中央部のリード剛性より低下させて
いるが、本実施例では、リードの幅をパッケージの中央
部から端部に２段階あるいは３段階とステップ状に狭く
するものとして同様の効果を期待できる。
ａ〜１０ｅの幅Ｗ１〜Ｗ５をパッケージの端部に近付く
にしたがい連続的に狭くすることにより、パッケージの
端部のリード剛性を中央部のリード剛性より低下させて
いるが、本実施例では、リードの幅をパッケージの中央
部から端部に２段階あるいは３段階とステップ状に狭く
するものとして同様の効果を期待できる。
【００１６】実施例３．上記実施例１では、リード１０
ａ〜１０ｅの幅Ｗ１〜Ｗ５をパッケージの中央部から端
部に向かって狭くして、パッケージの中央部に対して端
部のリード剛性を低下させているが、本実施例では、リ
ードの幅を一定とし、リードを熱処理することによって
、例えば焼きなましによってパッケージの中央部に対し
て端部のリード剛性を低下させるものとし同様の効果を
期待できる。
ａ〜１０ｅの幅Ｗ１〜Ｗ５をパッケージの中央部から端
部に向かって狭くして、パッケージの中央部に対して端
部のリード剛性を低下させているが、本実施例では、リ
ードの幅を一定とし、リードを熱処理することによって
、例えば焼きなましによってパッケージの中央部に対し
て端部のリード剛性を低下させるものとし同様の効果を
期待できる。
【００１７】実施例４．上記実施例１では、リード１０
ａ〜１０ｅの幅Ｗ１〜Ｗ５をパッケージの中央部から端
部に向かって狭くして、パッケージの中央部に対して端
部のリード剛性を低下させているが、本実施例では、リ
ードの幅を一定とし、リードの厚みをパッケージの中央
部から端部に向かって薄くして、パッケージの中央部に
対して端部のリード剛性を低下させるものとし同様の効
果を期待できる。
ａ〜１０ｅの幅Ｗ１〜Ｗ５をパッケージの中央部から端
部に向かって狭くして、パッケージの中央部に対して端
部のリード剛性を低下させているが、本実施例では、リ
ードの幅を一定とし、リードの厚みをパッケージの中央
部から端部に向かって薄くして、パッケージの中央部に
対して端部のリード剛性を低下させるものとし同様の効
果を期待できる。
【００１８】なお、上記各実施例では、樹脂封止形の面
実装形の半導体パッケージング１を用いて説明している
が、面実装形の半導体パッケージであれば、セラミック
封止、あるいはガラス封止等であっても同様の効果が得
られる。また、上記各実施例では、Ｊの字状のリードを
有し、２側面からリード引き出している半導体パッケー
ジ１を用いて説明しているが、面実装形の半導体パッケ
ージであれば、リード引き出しが４側面であっても、リ
ード形状がＪの字でなくても同様の効果が得られる。
実装形の半導体パッケージング１を用いて説明している
が、面実装形の半導体パッケージであれば、セラミック
封止、あるいはガラス封止等であっても同様の効果が得
られる。また、上記各実施例では、Ｊの字状のリードを
有し、２側面からリード引き出している半導体パッケー
ジ１を用いて説明しているが、面実装形の半導体パッケ
ージであれば、リード引き出しが４側面であっても、リ
ード形状がＪの字でなくても同様の効果が得られる。
【００１９】
【発明の効果】以上のようにこの発明によれば、パッケ
ージの中央部のリードの剛性に対して、パッケージの端
部のリードの剛性を低下させているので、熱応力による
はんだクラックの発生を抑え、大形化、薄形化に対応で
きる半導体パッケージが得られる効果がある。
ージの中央部のリードの剛性に対して、パッケージの端
部のリードの剛性を低下させているので、熱応力による
はんだクラックの発生を抑え、大形化、薄形化に対応で
きる半導体パッケージが得られる効果がある。
【図１】この発明の半導体パッケージの一実施例を示す
一部側面図である。
一部側面図である。
【図２】（ａ）、（ｂ）はそれぞれ図１に示すこの発明
の半導体パッケージの実装状態を示す一部側面図および
はんだ接合部における熱応力とパッケージの中心からの
距離との関係を示すグラフである。
の半導体パッケージの実装状態を示す一部側面図および
はんだ接合部における熱応力とパッケージの中心からの
距離との関係を示すグラフである。
【図３】（ａ）、（ｂ）および（ｃ）はそれぞれ従来の
半導体パッケージの一例を示す平面図、実装状態を示す
側面図および正面図である。
半導体パッケージの一例を示す平面図、実装状態を示す
側面図および正面図である。
１ 半導体パッケージ
１０ａ〜１０ｅ リード
Claims (1)
- 【請求項１】 半導体チップを封止し、側面に複数の
リードを引き出してなる面実装形の半導体パッケージに
おいて、前記半導体パッケージの中央部に引き出された
前記リードの剛性に対して、前記半導体パッケージの端
部に引き出された前記リードの剛性を低下させたことを
特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110682A JPH04363055A (ja) | 1991-05-16 | 1991-05-16 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110682A JPH04363055A (ja) | 1991-05-16 | 1991-05-16 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363055A true JPH04363055A (ja) | 1992-12-15 |
Family
ID=14541781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110682A Pending JPH04363055A (ja) | 1991-05-16 | 1991-05-16 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
| US8436451B2 (en) | 2010-02-26 | 2013-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing a semiconductor device |
-
1991
- 1991-05-16 JP JP3110682A patent/JPH04363055A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
| US7911062B2 (en) | 2006-03-07 | 2011-03-22 | Hitachi, Ltd. | Electronic component with varying rigidity leads using Pb-free solder |
| US8436451B2 (en) | 2010-02-26 | 2013-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| US8853842B2 (en) | 2010-02-26 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device sealed with a resin molding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101014756B1 (ko) | 전자 장치 및 전자 부품 실장 방법 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JP2008181908A (ja) | 半導体装置及び半導体装置用リードフレーム | |
| JP3117828B2 (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPS6281738A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| TWI248672B (en) | Method of manufacturing semiconductor integrated circuit device | |
| JPH0294653A (ja) | 樹脂封止型半導体装置 | |
| JP2002043494A (ja) | 集積回路用の平坦化されたプラスチック・パッケージ・モジュール | |
| JPH07312474A (ja) | 電子部品の搭載構造 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| EP0711104B1 (en) | Semiconductor device and method for making same | |
| JPH0479260A (ja) | 半導体装置 | |
| JPH01209751A (ja) | リードフレーム | |
| JPH10335533A (ja) | 増強型ソルダーボール排列構造装置 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPS63137464A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH05243453A (ja) | 半導体パッケージ | |
| JPH02207592A (ja) | 電子部品の実装方法 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JP2003324125A (ja) | 半導体装置 | |
| JPH10209213A (ja) | 半導体装置およびその製造方法 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
| TW202401730A (zh) | 覆晶接合方法 |