JPH05243453A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH05243453A JPH05243453A JP4076396A JP7639692A JPH05243453A JP H05243453 A JPH05243453 A JP H05243453A JP 4076396 A JP4076396 A JP 4076396A JP 7639692 A JP7639692 A JP 7639692A JP H05243453 A JPH05243453 A JP H05243453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- solder
- lead
- linear expansion
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 面実装形の半導体パッケージの半導体パッケ
ージとプリント配線板との接合部に、熱応力によるはん
だクラックが発生するのを防ぎ、かつパッケージとリー
ドの界面で界面剥離やパッケージの損傷を生じさせない
ようにする。 【構成】 半導体チップをアルミナ、チッ化アルミなど
のセラミック、あるいはセラミックと同程度の線膨張係
数を有する樹脂により封止し、側面に複数のリード２を
引き出してなる面実装形の半導体パッケージ１におい
て、前記リード２の少なくともはんだ３との接合部に銅
めっき６を施した。 【効果】 半導体パッケージとプリント配線板とのはん
だ接合部の長寿命化が図れる。
ージとプリント配線板との接合部に、熱応力によるはん
だクラックが発生するのを防ぎ、かつパッケージとリー
ドの界面で界面剥離やパッケージの損傷を生じさせない
ようにする。 【構成】 半導体チップをアルミナ、チッ化アルミなど
のセラミック、あるいはセラミックと同程度の線膨張係
数を有する樹脂により封止し、側面に複数のリード２を
引き出してなる面実装形の半導体パッケージ１におい
て、前記リード２の少なくともはんだ３との接合部に銅
めっき６を施した。 【効果】 半導体パッケージとプリント配線板とのはん
だ接合部の長寿命化が図れる。
Description
【０００１】
【産業上の利用分野】この発明は、面実装形の半導体パ
ッケージに係り、特に半導体パッケージの側面に引き出
されたリードに関するものである。
ッケージに係り、特に半導体パッケージの側面に引き出
されたリードに関するものである。
【０００２】
【従来の技術】図４ａ，ｂはそれぞれ従来のセラミック
あるいはセラミックと同程度の線膨張係数を有する樹脂
により封止された面実装形の半導体パッケージを示す平
面図、及び実装状態における一部断面図である。図にお
いて、１は半導体パッケージで、この半導体パッケージ
１は、半導体チップ（図示せず）をセラミックあるいは
セラミックと同程度の線膨張係数を有する樹脂により封
止し、半導体チップの電極パッドに電気的に接続された
Ｊ字状の屈曲リード２がパッケージの側面から複数引き
出されている。３ははんだ、４はプリント配線板、５は
プリント配線板４上に設けられたはんだパッドである。
ここで、Ｌは半導体パッケージ１の相対するリード２間
の距離を表し、ｄは半導体パッケージ１の底面とプリン
ト配線板４との間隙を表し、ｈははんだパッド５からリ
ード２の付け根までの高さを表している。
あるいはセラミックと同程度の線膨張係数を有する樹脂
により封止された面実装形の半導体パッケージを示す平
面図、及び実装状態における一部断面図である。図にお
いて、１は半導体パッケージで、この半導体パッケージ
１は、半導体チップ（図示せず）をセラミックあるいは
セラミックと同程度の線膨張係数を有する樹脂により封
止し、半導体チップの電極パッドに電気的に接続された
Ｊ字状の屈曲リード２がパッケージの側面から複数引き
出されている。３ははんだ、４はプリント配線板、５は
プリント配線板４上に設けられたはんだパッドである。
ここで、Ｌは半導体パッケージ１の相対するリード２間
の距離を表し、ｄは半導体パッケージ１の底面とプリン
ト配線板４との間隙を表し、ｈははんだパッド５からリ
ード２の付け根までの高さを表している。
【０００３】次に、従来の半導体パッケージの実装につ
いて説明する。プリント配線板４上に設けられたはんだ
パッド５にあらかじめ適量のはんだ３を供給しておき、
はんだパッド５上に半導体パッケージ１の屈曲リード２
の底部を載置し、次いで外部からの熱源によってはんだ
３を溶融・固化させる、いわゆるリフローソルダリング
によって半導体パッケージ１をプリント配線板４に実装
する。
いて説明する。プリント配線板４上に設けられたはんだ
パッド５にあらかじめ適量のはんだ３を供給しておき、
はんだパッド５上に半導体パッケージ１の屈曲リード２
の底部を載置し、次いで外部からの熱源によってはんだ
３を溶融・固化させる、いわゆるリフローソルダリング
によって半導体パッケージ１をプリント配線板４に実装
する。
【０００４】しかしながら、この種の面実装形の半導体
パッケージ１は、リード２をプリント配線板４に設けら
れた穴に差し込んで実装する挿入形の半導体パッケージ
と異なり、プリント配線板４との接合がはんだ３だけで
行われており、部材の線膨張係数と剛性と温度差との積
で決定される熱応力が、リード２とプリント配線板４上
に設けられたはんだパッド５との間の接合部に集中して
加わることから、繰り返し熱応力によって、はんだ接合
部にクラック（以下、このクラックのことを特にはんだ
クラックという）が発生しやすい。そこで、面実装形の
半導体パッケージ１を実装したプリント配線板４は、繰
り返し冷熱サイクル試験（以下、熱サイクル試験とい
う）を行って、十分信頼性を確認した後に製品を出荷す
るようにしている。この熱サイクル試験は、試料を繰り
返し加熱／冷却して強制的に熱応力を発生させ、短時間
に製品の寿命評価を行う加速試験法であり、市場におい
て現実の製品が遭遇し得ないような過酷な温度環境が試
料に与えられる。熱サイクル試験は、例えば−４０℃⇔
１２５℃の加熱／冷却で行われる。
パッケージ１は、リード２をプリント配線板４に設けら
れた穴に差し込んで実装する挿入形の半導体パッケージ
と異なり、プリント配線板４との接合がはんだ３だけで
行われており、部材の線膨張係数と剛性と温度差との積
で決定される熱応力が、リード２とプリント配線板４上
に設けられたはんだパッド５との間の接合部に集中して
加わることから、繰り返し熱応力によって、はんだ接合
部にクラック（以下、このクラックのことを特にはんだ
クラックという）が発生しやすい。そこで、面実装形の
半導体パッケージ１を実装したプリント配線板４は、繰
り返し冷熱サイクル試験（以下、熱サイクル試験とい
う）を行って、十分信頼性を確認した後に製品を出荷す
るようにしている。この熱サイクル試験は、試料を繰り
返し加熱／冷却して強制的に熱応力を発生させ、短時間
に製品の寿命評価を行う加速試験法であり、市場におい
て現実の製品が遭遇し得ないような過酷な温度環境が試
料に与えられる。熱サイクル試験は、例えば−４０℃⇔
１２５℃の加熱／冷却で行われる。
【０００５】従来この種の面実装形半導体パッケージ１
では、封止材としてアルミナやチッ化アルミなどのセラ
ミック、あるいは線膨張係数を大幅に低下させた樹脂な
ど、線膨張係数（約５〜７×１０−６／℃）が半導体チ
ップの素材である単結晶シリコンの線膨張係数（約３×
１０−６／℃）に近い材料を使用して、封止材と半導体
チップとの間に生じる熱応力を緩和している。一方、半
導体パッケージを搭載するプリント配線板４は、配線の
微細化が進んでいるものの、材料的にはＦＲ−４が主流
であり、その線膨張係数は面方向でおよそ１６×１０
−６／℃である。従って、半導体パッケージ１とプリン
ト配線板４との間には、約１０×１０−６／℃の線膨張
係数の差があるため、この線膨張係数の差によりはんだ
接合部に熱応力が発生すると考えられていた。そこで、
従来の半導体パッケージ１では、半導体パッケージ１と
プリント配線板４との間隙ｄを設けて、はんだパッド５
からリード２の付け根までの高さ（以下、スタンドオフ
値という）ｈを十分に取る構造として、熱応力をリード
２の変形で吸収するようにしている。例えば、ガラスシ
ール型３２ピンＣＬＣＣでは、スタンドオフ値ｈは０．
６５ｍｍである。（’８９三菱半導体データブックＩＣ
パッケージ編）
では、封止材としてアルミナやチッ化アルミなどのセラ
ミック、あるいは線膨張係数を大幅に低下させた樹脂な
ど、線膨張係数（約５〜７×１０−６／℃）が半導体チ
ップの素材である単結晶シリコンの線膨張係数（約３×
１０−６／℃）に近い材料を使用して、封止材と半導体
チップとの間に生じる熱応力を緩和している。一方、半
導体パッケージを搭載するプリント配線板４は、配線の
微細化が進んでいるものの、材料的にはＦＲ−４が主流
であり、その線膨張係数は面方向でおよそ１６×１０
−６／℃である。従って、半導体パッケージ１とプリン
ト配線板４との間には、約１０×１０−６／℃の線膨張
係数の差があるため、この線膨張係数の差によりはんだ
接合部に熱応力が発生すると考えられていた。そこで、
従来の半導体パッケージ１では、半導体パッケージ１と
プリント配線板４との間隙ｄを設けて、はんだパッド５
からリード２の付け根までの高さ（以下、スタンドオフ
値という）ｈを十分に取る構造として、熱応力をリード
２の変形で吸収するようにしている。例えば、ガラスシ
ール型３２ピンＣＬＣＣでは、スタンドオフ値ｈは０．
６５ｍｍである。（’８９三菱半導体データブックＩＣ
パッケージ編）
【０００６】
【発明が解決しようとする課題】従来の半導体パッケー
ジは以上のように構成されているが、近年の半導体パッ
ケージの大形化に伴い、半導体パッケージの相対するリ
ード２間の距離Ｌが大きくなり、半導体パッケージ１と
プリント配線板４との間の熱応力は増大する傾向にあ
る。この熱応力の増大に対処するためには、スタンドオ
フ値ｈを大きくする必要があるが、高密度実装を行うた
めには、半導体パッケージの小型化、薄形化が必要であ
り、高密度実装の立場からは、スタンドオフ値ｈを大き
くすることはできないという問題点があった。さらに、
半導体パッケージ１の薄形化に伴い、半導体パッケージ
１の厚さが１ｍｍ程度まで薄形化すると、パッケージ底
面とプリント配線板４との間に間隙ｄを設ける余裕がな
くなり、さらにパッケージの厚さが薄くなることによっ
て、スタンドオフ値ｈが一層低くなり、はんだクラック
が発生する危険性が従来にも増して高くなるという問題
点もあった。
ジは以上のように構成されているが、近年の半導体パッ
ケージの大形化に伴い、半導体パッケージの相対するリ
ード２間の距離Ｌが大きくなり、半導体パッケージ１と
プリント配線板４との間の熱応力は増大する傾向にあ
る。この熱応力の増大に対処するためには、スタンドオ
フ値ｈを大きくする必要があるが、高密度実装を行うた
めには、半導体パッケージの小型化、薄形化が必要であ
り、高密度実装の立場からは、スタンドオフ値ｈを大き
くすることはできないという問題点があった。さらに、
半導体パッケージ１の薄形化に伴い、半導体パッケージ
１の厚さが１ｍｍ程度まで薄形化すると、パッケージ底
面とプリント配線板４との間に間隙ｄを設ける余裕がな
くなり、さらにパッケージの厚さが薄くなることによっ
て、スタンドオフ値ｈが一層低くなり、はんだクラック
が発生する危険性が従来にも増して高くなるという問題
点もあった。
【０００７】この問題を解決すべく種々の実験を重ねた
ところ、熱応力を有効に緩和できる新しいリード構造を
発見するに至った。以下に実験内容を示す。ＦＲ−４を
材料とするプリント配線板に対して、鉄とニッケルの合
金のうちニッケルの重量割合が４２％である４２アロイ
（線膨張係数約４．５〜５．５×１０−６／℃）をリー
ド材料として用いた、セラミックを封止材とする面実装
形半導体パッケージと、銅（線膨張係数約１７×１０
−６／℃）をリード材料として用いた、セラミックを封
止材とする面実装形半導体パッケージを、錫と鉛の重量
割合が６０対４０である錫−鉛はんだ（線膨張係数約２
４×１０−６／℃）を用いて実装した実装基板を試料と
して、サンプル数ｎ＝５に対して、−４０℃⇔１２５℃
の熱サイクル試験を行い、２００サイクル終了後の試料
のはんだ接合部をそれぞれ切断し、その断面観察を行っ
た。
ところ、熱応力を有効に緩和できる新しいリード構造を
発見するに至った。以下に実験内容を示す。ＦＲ−４を
材料とするプリント配線板に対して、鉄とニッケルの合
金のうちニッケルの重量割合が４２％である４２アロイ
（線膨張係数約４．５〜５．５×１０−６／℃）をリー
ド材料として用いた、セラミックを封止材とする面実装
形半導体パッケージと、銅（線膨張係数約１７×１０
−６／℃）をリード材料として用いた、セラミックを封
止材とする面実装形半導体パッケージを、錫と鉛の重量
割合が６０対４０である錫−鉛はんだ（線膨張係数約２
４×１０−６／℃）を用いて実装した実装基板を試料と
して、サンプル数ｎ＝５に対して、−４０℃⇔１２５℃
の熱サイクル試験を行い、２００サイクル終了後の試料
のはんだ接合部をそれぞれ切断し、その断面観察を行っ
た。
【０００８】図５に、前記熱サイクル試験を終えた、４
２アロイをリード材料とする試料のはんだ接合部断面の
拡大図を示す。図において、７ははんだクラックであ
る。図５に示すように、はんだクラックは、半導体パッ
ケージとプリント配線板とのはんだ接合部の外側フィレ
ットにおいて、はんだとリードとの界面近傍端部より発
生し、前記界面にほぼ沿うようにして、はんだ接合部内
側に向い、ほぼリード最下点まで達していることが判明
した。一方、銅をリード材料とする試料ではこのような
クラックは全く検出することはできなかった。この分析
結果より、前記はんだクラック７は、リード材である４
２アロイの線膨張係数（約４．５〜５．５×１０−６／
℃）と、はんだの線膨張係数（約２４×１０−６／℃）
との差により生じた熱応力が主要因となって発生してい
ることが判明した。すなわち、はんだクラックは、従来
考えられていたプリント配線板の線膨張係数と、半導体
パッケージの線膨張係数との差に起因する単純な熱応力
が主要因となって発生するのではなく、はんだの線膨張
係数とリードの線膨張係数との差に起因する接合界面で
の熱応力が主要因となって発生しており、はんだクラッ
クに対しては、スタンドオフ値ｈではなく、リードの線
膨張係数とはんだの線膨張係数との関係がより重要とな
り、はんだクラックを防止するには、はんだの線膨張係
数に近い線膨張係数を有する材料がリード材料としては
有効であることが明らかとなった。しかし、前記熱サイ
クル試験において、はんだと線膨張係数が近いためはん
だクラックを生じなかった銅を、セラミックを封止材と
する面実装形半導体パッケージのリード材料として使用
すると、セラミックの線膨張係数が約５〜７×１０−６
／℃であるのに対し、銅の線膨張係数が約１７×１０
−６／℃と大きく異なるため、はんだクラックは防止で
きるが、リードの付け根及びパッケージの内部で過大な
熱応力が生じ、パッケージとリードの界面で界面剥離や
パッケージの欠損などの損傷が発生する危険性があると
いう問題点もあった。
２アロイをリード材料とする試料のはんだ接合部断面の
拡大図を示す。図において、７ははんだクラックであ
る。図５に示すように、はんだクラックは、半導体パッ
ケージとプリント配線板とのはんだ接合部の外側フィレ
ットにおいて、はんだとリードとの界面近傍端部より発
生し、前記界面にほぼ沿うようにして、はんだ接合部内
側に向い、ほぼリード最下点まで達していることが判明
した。一方、銅をリード材料とする試料ではこのような
クラックは全く検出することはできなかった。この分析
結果より、前記はんだクラック７は、リード材である４
２アロイの線膨張係数（約４．５〜５．５×１０−６／
℃）と、はんだの線膨張係数（約２４×１０−６／℃）
との差により生じた熱応力が主要因となって発生してい
ることが判明した。すなわち、はんだクラックは、従来
考えられていたプリント配線板の線膨張係数と、半導体
パッケージの線膨張係数との差に起因する単純な熱応力
が主要因となって発生するのではなく、はんだの線膨張
係数とリードの線膨張係数との差に起因する接合界面で
の熱応力が主要因となって発生しており、はんだクラッ
クに対しては、スタンドオフ値ｈではなく、リードの線
膨張係数とはんだの線膨張係数との関係がより重要とな
り、はんだクラックを防止するには、はんだの線膨張係
数に近い線膨張係数を有する材料がリード材料としては
有効であることが明らかとなった。しかし、前記熱サイ
クル試験において、はんだと線膨張係数が近いためはん
だクラックを生じなかった銅を、セラミックを封止材と
する面実装形半導体パッケージのリード材料として使用
すると、セラミックの線膨張係数が約５〜７×１０−６
／℃であるのに対し、銅の線膨張係数が約１７×１０
−６／℃と大きく異なるため、はんだクラックは防止で
きるが、リードの付け根及びパッケージの内部で過大な
熱応力が生じ、パッケージとリードの界面で界面剥離や
パッケージの欠損などの損傷が発生する危険性があると
いう問題点もあった。
【０００９】この発明は上記のような課題を解消するた
めになされたもので、半導体パッケージとプリント配線
板との接合部において、熱応力によるはんだクラックの
発生を防ぎ、かつパッケージとリードの界面で、界面剥
離やパッケージの欠損などの損傷を生じさせない、大形
化、薄形化にも対応できる半導体パッケージを得ること
を目的とする。
めになされたもので、半導体パッケージとプリント配線
板との接合部において、熱応力によるはんだクラックの
発生を防ぎ、かつパッケージとリードの界面で、界面剥
離やパッケージの欠損などの損傷を生じさせない、大形
化、薄形化にも対応できる半導体パッケージを得ること
を目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体パ
ッケージは、半導体チップをアルミナ、チッ化アルミな
どのセラミック、あるいはセラミックと同程度の線膨張
係数を有する樹脂により封止し、側面に複数のリードを
引き出してなる面実装形の半導体パッケージにおいて、
前記半導体パッケージより引き出されたリードの少なく
ともはんだ接合部にはんだの線膨張係数に近い金属のめ
っきを施したものである。
ッケージは、半導体チップをアルミナ、チッ化アルミな
どのセラミック、あるいはセラミックと同程度の線膨張
係数を有する樹脂により封止し、側面に複数のリードを
引き出してなる面実装形の半導体パッケージにおいて、
前記半導体パッケージより引き出されたリードの少なく
ともはんだ接合部にはんだの線膨張係数に近い金属のめ
っきを施したものである。
【００１１】
【作用】この発明においては、半導体パッケージのリー
ドに金属のめっきを施すことにより、半導体パッケージ
とプリント配線板とのはんだ接合部界面においてリード
の線膨張係数をはんだの線膨張係数に近づけることがで
き、はんだクラックの発生を防止する。
ドに金属のめっきを施すことにより、半導体パッケージ
とプリント配線板とのはんだ接合部界面においてリード
の線膨張係数をはんだの線膨張係数に近づけることがで
き、はんだクラックの発生を防止する。
【００１２】
【実施例】実施例１．図１ａ，ｂはそれぞれこの発明の
半導体パッケージの一実施例を示す平面図、及びその実
装状態での一部断面図である。図において、１は半導体
パッケージ、２は４２アロイを材料としたＪ字状のリー
ド、３ははんだで、錫と鉛の重量割合が６０対４０とす
る錫−鉛はんだである。４はＦＲ−４を主材料とするプ
リント配線板、５ははんだパッド、６はリード２上に３
０μｍの厚さでめっきされた銅めっきである。即ち、実
施例１では、従来の半導体パッケージ１と違ってリード
２のはんだ接合部においてはんだの線膨張係数に近い金
属例えば銅を用いて厚膜の銅めっき６を施したものであ
る。
半導体パッケージの一実施例を示す平面図、及びその実
装状態での一部断面図である。図において、１は半導体
パッケージ、２は４２アロイを材料としたＪ字状のリー
ド、３ははんだで、錫と鉛の重量割合が６０対４０とす
る錫−鉛はんだである。４はＦＲ−４を主材料とするプ
リント配線板、５ははんだパッド、６はリード２上に３
０μｍの厚さでめっきされた銅めっきである。即ち、実
施例１では、従来の半導体パッケージ１と違ってリード
２のはんだ接合部においてはんだの線膨張係数に近い金
属例えば銅を用いて厚膜の銅めっき６を施したものであ
る。
【００１３】次に実施例１の動作について説明する。半
導体パッケージ１は、図４に示した従来の半導体パッケ
ージ１と同様にしてプリント配線板４上に実装される。
ここで、図４に示した従来の半導体パッケージ１で、封
止材としてアルミナやチッ化アルミなどのセラミック
（線膨張係数約５〜７×１０−６／℃）、リード材を４
２アロイ（線膨張係数約４．５〜５．５×１０−６／
℃）とした厚さ０．１５ｍｍのリードを有する、従来の
半導体パッケージ１と、同様の封止材、リード材を用い
て、厚さ０．１５ｍｍのリードに３０μｍの厚さで、は
んだの線膨張係数に近い金属例えば銅（線膨張係数約１
７×１０−６／℃）を用いて銅めっきを施した本実施例
１の半導体パッケージ１とを、錫と鉛の重量割合が６０
対４０である錫−鉛はんだ（線膨張係数約２４×１０
−６／℃）を用いてＦＲ−４を主材料とするプリント配
線板上に両者とも実装する。この実装配線板に対して、
−４０℃⇔１２５℃で１サイクルを６０分とする熱サイ
クル試験をサンプル数ｎ＝５で行い、２００サイクル終
了後のはんだ接合部の断面観察を行うと、従来の半導体
パッケージ１では、はんだ接合部にはんだクラックが生
じていたが、本実施例１では、はんだ接合部にはんだク
ラックは確認されなかった。
導体パッケージ１は、図４に示した従来の半導体パッケ
ージ１と同様にしてプリント配線板４上に実装される。
ここで、図４に示した従来の半導体パッケージ１で、封
止材としてアルミナやチッ化アルミなどのセラミック
（線膨張係数約５〜７×１０−６／℃）、リード材を４
２アロイ（線膨張係数約４．５〜５．５×１０−６／
℃）とした厚さ０．１５ｍｍのリードを有する、従来の
半導体パッケージ１と、同様の封止材、リード材を用い
て、厚さ０．１５ｍｍのリードに３０μｍの厚さで、は
んだの線膨張係数に近い金属例えば銅（線膨張係数約１
７×１０−６／℃）を用いて銅めっきを施した本実施例
１の半導体パッケージ１とを、錫と鉛の重量割合が６０
対４０である錫−鉛はんだ（線膨張係数約２４×１０
−６／℃）を用いてＦＲ−４を主材料とするプリント配
線板上に両者とも実装する。この実装配線板に対して、
−４０℃⇔１２５℃で１サイクルを６０分とする熱サイ
クル試験をサンプル数ｎ＝５で行い、２００サイクル終
了後のはんだ接合部の断面観察を行うと、従来の半導体
パッケージ１では、はんだ接合部にはんだクラックが生
じていたが、本実施例１では、はんだ接合部にはんだク
ラックは確認されなかった。
【００１４】このように、実施例１によれば、パッケー
ジとリードとの界面において界面剥離やパッケージの欠
損などの損傷を生じさせることなく、はんだ接合部界面
においてリードの線膨張係数をはんだの線膨張係数に近
づけることによりプリント配線板と半導体パッケージと
のはんだ接合部に発生する熱応力を低減させ、はんだク
ラックを防止し、かつ大形化、薄形化に対応できる半導
体パッケージが得られる。
ジとリードとの界面において界面剥離やパッケージの欠
損などの損傷を生じさせることなく、はんだ接合部界面
においてリードの線膨張係数をはんだの線膨張係数に近
づけることによりプリント配線板と半導体パッケージと
のはんだ接合部に発生する熱応力を低減させ、はんだク
ラックを防止し、かつ大形化、薄形化に対応できる半導
体パッケージが得られる。
【００１５】実施例２．図２はこの発明の他の実施例の
実装状態での一部断面図である。実施例１では、リード
の付け根では銅めっきがなされていないが、本実施例２
では、リードの付け根まで厚さ３０μｍの銅めっき６が
なされており、即ちパッケージの外部にあるリードには
完全に厚さ３０μｍの銅めっきがなされている。そして
実施例１で行った熱サイクル試験を本実施例２に対して
行った結果、実施例１と同様の結果が得られた。
実装状態での一部断面図である。実施例１では、リード
の付け根では銅めっきがなされていないが、本実施例２
では、リードの付け根まで厚さ３０μｍの銅めっき６が
なされており、即ちパッケージの外部にあるリードには
完全に厚さ３０μｍの銅めっきがなされている。そして
実施例１で行った熱サイクル試験を本実施例２に対して
行った結果、実施例１と同様の結果が得られた。
【００１６】実施例３．図３は、この発明のさらに他の
実施例の実装状態での一部断面図である。実施例２で
は、パッケージ内部のリードには銅めっきはなされてい
ないが、本実施例３では、パッケージ内部のリードに対
しても厚さ３０μｍの銅めっき６がなされており、即ち
リード全体が厚さ３０μｍの銅めっきで覆われている。
そして実施例１で行った熱サイクル試験を本実施例３に
対して行った結果、実施例１と同様の結果が得られた。
また、本実施例３では、リード全体にわたって銅めっき
を施すため、銅めっきを行うことが比較的容易であり、
コスト的に有利である。
実施例の実装状態での一部断面図である。実施例２で
は、パッケージ内部のリードには銅めっきはなされてい
ないが、本実施例３では、パッケージ内部のリードに対
しても厚さ３０μｍの銅めっき６がなされており、即ち
リード全体が厚さ３０μｍの銅めっきで覆われている。
そして実施例１で行った熱サイクル試験を本実施例３に
対して行った結果、実施例１と同様の結果が得られた。
また、本実施例３では、リード全体にわたって銅めっき
を施すため、銅めっきを行うことが比較的容易であり、
コスト的に有利である。
【００１７】なお、前記実施例では、セラミック封止形
の面実装形の半導体パッケージ１を用いて説明している
が、セラミックと同程度の線膨張係数を有する材料であ
れば樹脂封止であっても同様の効果が得られる。また、
前記実施例では、Ｊ字状のリードを有し、４側面からリ
ードを引き出している半導体パッケージ１を用いて説明
しているが、面実装形のパッケージであれば、リードの
引き出しが２側面であっても、またリード形状がＪ字状
でなくても同様の効果が得られる。さらに、前記実施例
では、銅めっきの厚さを３０μｍとしているが、その厚
さが１〜１００μｍの間（好ましくは２０〜５０μｍ）
であれば、実用上問題のない範囲で前記効果が得られ
る。
の面実装形の半導体パッケージ１を用いて説明している
が、セラミックと同程度の線膨張係数を有する材料であ
れば樹脂封止であっても同様の効果が得られる。また、
前記実施例では、Ｊ字状のリードを有し、４側面からリ
ードを引き出している半導体パッケージ１を用いて説明
しているが、面実装形のパッケージであれば、リードの
引き出しが２側面であっても、またリード形状がＪ字状
でなくても同様の効果が得られる。さらに、前記実施例
では、銅めっきの厚さを３０μｍとしているが、その厚
さが１〜１００μｍの間（好ましくは２０〜５０μｍ）
であれば、実用上問題のない範囲で前記効果が得られ
る。
【００１８】
【発明の効果】以上のようにこの発明によれば、半導体
パッケージとプリント配線板とのはんだ接合部界面にお
いて、リードの線膨張係数をはんだの線膨張係数に近づ
けることができるので、半導体パッケージとプリント配
線板とのはんだ接合部に発生する熱応力を低減し、はん
だクラックの発生を防止し、かつ大形化、薄形化に対応
できる半導体パッケージが得られる効果がある。
パッケージとプリント配線板とのはんだ接合部界面にお
いて、リードの線膨張係数をはんだの線膨張係数に近づ
けることができるので、半導体パッケージとプリント配
線板とのはんだ接合部に発生する熱応力を低減し、はん
だクラックの発生を防止し、かつ大形化、薄形化に対応
できる半導体パッケージが得られる効果がある。
【図１】ａ，ｂはこの発明の半導体パッケージの一実施
例を示す平面図とその実装状態を示す一部断面図であ
る。
例を示す平面図とその実装状態を示す一部断面図であ
る。
【図２】この発明の半導体パッケージの他の実施例の実
装状態を示す一部断面図である。
装状態を示す一部断面図である。
【図３】この発明の半導体パッケージの他の実施例の実
装状態を示す一部断面図である。
装状態を示す一部断面図である。
【図４】ａ，ｂは従来の半導体パッケージの一例を示す
平面図とその実装状態を示す一部断面図である。
平面図とその実装状態を示す一部断面図である。
【図５】熱サイクル試験によって、従来方式の半導体パ
ッケージとプリント配線板とのはんだ接合部に発生する
はんだクラックを示すはんだ接合部の拡大断面図であ
る。
ッケージとプリント配線板とのはんだ接合部に発生する
はんだクラックを示すはんだ接合部の拡大断面図であ
る。
１ 半導体パッケージ ２ リード ３ はんだ ４ プリント配線板 ５ はんだパッド ６ 銅めっき
Claims (2)
- 【請求項１】 半導体チップをセラミックあるいはセラ
ミックと同程度の線膨張係数を有する樹脂により封止
し、側面に複数のリードを引き出してなる面実装形の半
導体パッケージで、前記リードの一部をプリント配線板
にはんだ付けするものにおいて、前記半導体パッケージ
より引き出された前記リードの少なくともはんだ接合部
にはんだの線膨張係数に近い金属のめっきを施したこと
を特徴とする半導体パッケージ。 - 【請求項２】 半導体パッケージより引き出されたリー
ドの、半導体パッケージ内にある部分を含めたリード全
体にはんだの線膨張係数に近い金属のめっきを施したこ
とを特徴とする請求項１記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4076396A JPH05243453A (ja) | 1992-02-26 | 1992-02-26 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4076396A JPH05243453A (ja) | 1992-02-26 | 1992-02-26 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243453A true JPH05243453A (ja) | 1993-09-21 |
Family
ID=13604142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4076396A Pending JPH05243453A (ja) | 1992-02-26 | 1992-02-26 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243453A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2020094933A (ja) * | 2018-12-13 | 2020-06-18 | 日立オートモティブシステムズ株式会社 | 熱式流量計 |
-
1992
- 1992-02-26 JP JP4076396A patent/JPH05243453A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2020094933A (ja) * | 2018-12-13 | 2020-06-18 | 日立オートモティブシステムズ株式会社 | 熱式流量計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1679163A (zh) | 具有涂层引线的封装半导体器件及其方法 | |
| JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
| JP3117828B2 (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| EP0361283A2 (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| JPS62209843A (ja) | 電子回路のハウジング | |
| CN101119827B (zh) | 用于具有不同基板的热可靠封装的方法和配置 | |
| JPH05243453A (ja) | 半導体パッケージ | |
| JP3086086B2 (ja) | 回路端子へのリードピンの接合方法 | |
| JPS61124071A (ja) | 電気的接続装置 | |
| US11769247B2 (en) | Exposed pad integrated circuit package | |
| JPH0410632A (ja) | 半導体装置の製造方法 | |
| JP2017118078A (ja) | 半導体装置 | |
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPH03276665A (ja) | 電子装置 | |
| JPH04363055A (ja) | 半導体パッケージ | |
| JPH10209213A (ja) | 半導体装置およびその製造方法 | |
| JPH06104367A (ja) | 半導体集積回路装置 | |
| JPH06104139A (ja) | セラミックチップ部品 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 | |
| JP2001214295A (ja) | 圧入封止用気密端子 | |
| JP2000164758A (ja) | 半導体パッケージ組立体及びその組立方法 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPS60113450A (ja) | 外部リ−ド端子の接合構造 | |
| JPH07263604A (ja) | 電子部品とその実装構造 | |
| JPH0469956A (ja) | 半導体装置 |